1.本发明涉及磁悬浮驱动织针技术领域，尤其涉及一种高速磁悬浮织针阵列控制系统及其控制方法，主要适用于提高数据传输速度与控制精确度。
背景技术：2.电脑横机是针织机械产品中应用比较广泛的机电一体化设备，其中织针驱动机构作为横机的重要组成部分，其性能极大地影响横机的编织效率及织物的好坏。磁悬浮驱动织针作为新型织针驱动方式，解决了传统凸轮式驱动带来的摩擦、发热和噪声等问题，从而极大地提高了编制效率。由于磁悬浮织针的控制具有复杂性、精确性、实时性等特点，在实际编织过程中，大量的编织数据、庞大的实时运算量和复杂的编织算法都对处理、传输速度提出了更高的要求，高速、稳定、实时、高效的数据传输方案体现着整个横机系统的性能，也是亟待解决的技术难点。
3.传统横机织针控制系统大多需要复杂的底层硬件且需要复杂的连接接口，其数据传输速度缓慢；而针对新型磁悬浮织针阵列的控制尚未有具体的控制系统，新型磁悬浮织针具有高速、无接触、精确控制、并行性的特点，这就要求控制系统能够拥有高速数据传输、高速缓存、并行性、低功耗、低延时等特点。
技术实现要素：4.本发明的目的是克服现有技术中存在的数据传输速度低、控制精确度低的缺陷与问题，提供一种数据传输速度高、控制精确度高的高速磁悬浮织针阵列控制系统及其控制方法。
5.为实现以上目的，本发明的技术解决方案是：一种高速磁悬浮织针阵列控制系统，所述控制系统包括控制模块、电路驱动模块、电流采样模块和磁悬浮织针阵列模块，所述控制模块包括arm处理器和fpga，所述arm处理器与ddr3存储器连接，arm处理器通过axi总线与fpga连接，fpga包括数据缓存模块，所述电路驱动模块包括多个驱动模块和多个全桥驱动电路，驱动模块与fpga连接，驱动模块通过全桥驱动电路与磁悬浮织针阵列模块连接，所述电流采样模块包括a/d转换模块，a/d转换模块分别与全桥驱动电路、fpga连接；
6.所述arm处理器，用于将花型数据编译成驱动数据以及对磁悬浮织针阵列模块进行电流补偿；
7.所述数据缓存模块，用于缓存arm处理器发送的驱动数据以及电流采样模块采集的电流数据；
8.所述fpga，用于对驱动数据进行校验以及将驱动数据转换成pwm驱动信号；
9.所述驱动模块，用于将pwm驱动信号转换成pwm波信号；
10.所述全桥驱动电路，用于根据pwm波信号产生电流模拟信号；
11.所述磁悬浮织针阵列模块，用于通过电流模拟信号产生的驱动力驱动织针阵列依次动作；
12.所述电流采样模块，用于通过a/d转换模块将全桥驱动电路产生的电流模拟信号转换成电流数据。
13.所述数据缓存模块采用fifo循环队列进行数据的环形缓存。
14.所述全桥驱动电路包括驱动电路和功率放大电路。
15.所述a/d转换模块由电容式a/d模数转换芯片和接口电路组成。
16.一种高速磁悬浮织针阵列控制系统的控制方法，所述控制方法包括以下步骤：
17.s1、arm处理器将花型数据编译成驱动数据，并将驱动数据存入ddr3存储器中，存储完成后向fpga发送存储完成的信号；
18.s2、fpga提取ddr3存储器中的驱动数据存入数据缓存模块中，并对提取的驱动数据进行校验；
19.若校验正确，则将校验正确的驱动数据从数据缓存模块中取出放入指定寄存器中，并向arm处理器发送提取成功的指令；
20.若校验错误，则向arm处理器发送重新编译的指令；
21.s3、fpga将指定寄存器中的驱动数据依次转换成pwm驱动信号并输送至驱动模块；
22.s4、驱动模块将pwm驱动信号转换成pwm波信号，并将pwm波信号输送至全桥驱动电路，全桥驱动电路根据pwm波信号产生电流模拟信号；
23.s5、磁悬浮织针阵列模块通过电流模拟信号产生的驱动力驱动织针阵列动作，磁悬浮织针阵列接收到全桥驱动电路产生的电流模拟信号后，各个电磁线圈导通得电工作，产生相应的驱动力驱动织针阵列依次动作完成编织动作；
24.s6、a/d转换模块将全桥驱动电路产生的电流模拟信号转换成电流数据，并将电流数据存入数据缓存模块中；arm处理器将电流数据与参考值进行比较，若电流数据与参考值存在误差，则arm处理器根据参考值对磁悬浮织针阵列模块进行电流补偿；若电流数据与参考值相同，则保持电流不变。
25.步骤s1中，所述驱动数据包括帧头、动作标识符、织针状态、电磁铁状态、编织动作、crc校验和帧尾；
26.所述帧头占1个字节，用于判断是否进行数据接收；
27.所述动作标识符占2个字节，用于表示织针驱动数据与电机运动数据；
28.所述织针状态占2n个字节，用于表示n根织针的位置信息、针号信息、动作信息；
29.所述电磁铁状态占n个字节，用于表示机头上n个电磁铁通入电流的大小和方向；
30.所述编织动作占2个字节，用于表示第n号织针进行浮线动作或者集圈动作或者成圈动作；
31.所述crc校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
32.所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。
33.所述编织动作中，采用oxn01表示第n号织针进行浮线动作，oxn02表示第n号织针进行集圈动作，oxn03表示第n号织针进行成圈动作。
34.步骤s2具体包括以下步骤：
35.s21、fpga通过串口接收数据帧的第一个字节数据，并将第一个字节数据与设定的驱动数据帧头进行比较；
36.若第一个字节数据为驱动数据帧头，则继续接收剩下的数据到数据缓存模块，待
接收到驱动数据帧尾，则表示一次数据帧传输结束；
37.若第一个字节数据不为驱动数据帧头，则不进行数据的接收；
38.s22、fpga对接收到的数据值进行解析，通过crc校验判断数据发送帧的完整性和正确性；
39.若校验正确，则将数据从数据缓存模块取出放入指定寄存器中，并向arm处理器发送响应数据帧；
40.若校验不正确，则向arm处理器发送响应数据帧，并清空数据缓存模块中的数据；
41.s23、arm处理器接收fpga发送的响应数据帧；若响应标识符为正确，则进行新数据帧的传输；若响应标识符为错误，则重新发送上一次传输的数据帧。
42.步骤s22中，所述响应数据帧由帧头、响应标识符、crc校验和帧尾组成；
43.所述帧头占1个字节，用于判断是否进行数据接收；
44.所述响应标识符占1个字节，用于表示数据接收状态；
45.所述crc校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
46.所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。
47.所述响应标识符中，采用0x00表示数据接收失败，0x01表示数据接收成功。
48.与现有技术相比，本发明的有益效果为：
49.1、本发明一种高速磁悬浮织针阵列控制系统及其控制方法中，arm处理器与fpga紧密结合，降低了硬件的开发难度，通过缩短通信距离，实现了arm处理器与fpga高带宽、低延迟的片内总线通信，达到高速数据传输的要求；同时，利用fpga能实现真正的并行控制；另外，通过电流采样模块和arm处理器来稳定电磁线圈的磁场强度，以保证织针阵列平稳运动。因此，本发明数据传输速度高、控制精确度高。
50.2、本发明一种高速磁悬浮织针阵列控制系统及其控制方法中，采用fpga与arm处理器串口通讯，利用fpga的高并行性，提高传输速度；同时，针对磁悬浮织针独有的结构定义驱动数据，驱动数据具有高灵活性、高适应性，针对fpga常用的状态控制机，设置不同的数据内容，便于fpga状态机的跳转，整体提升系统性能；采用串口通信可以实现远距离通信，降低了通信成本；通过设置帧头数据判断是否为传输数据，减少系统对干扰和不稳定情况的处理，保证fpga内部资源的合理使用，以及数据缓存模块不被误差、干扰数据占用，确保及时接收正确的传输数据；为提高fpga接受数据的正确率，在驱动数据中加入crc校验，crc校验可以高比例的纠正信息传输过程中的错误，可以在极短的时间内完成数据校验的计算，并迅速完成纠错过程，通过数据包自动重发的方式使计算机的通信速度大幅提高，对通信效率和安全提供了保障。因此，本发明通信成本低、通信效率高、通信可靠性高。
51.3、本发明一种高速磁悬浮织针阵列控制系统及其控制方法中，驱动数据中，根据织针和电磁铁的数据，可以灵活改变驱动数据内容；驱动数据中加入编织动作部分，可以增加fpga整体运行速度，配合状态的跳转，节省数据解析过程，可直接提取对应数据，减少整体系统计算过程。因此，本发明适用范围广、运行效率高、计算量小。
52.4、本发明一种高速磁悬浮织针阵列控制系统及其控制方法中，数据缓存模块采用fifo循环队列进行数据的环形缓存，实现磁悬浮织针阵列驱动数据的高速稳定传输。因此，本发明提高了数据传输的速率和稳定性。
附图说明
53.图1是本发明一种高速磁悬浮织针阵列控制系统的结构示意图。
54.图2是本发明一种高速磁悬浮织针阵列控制系统的控制方法的流程图。
55.图3是本发明中arm处理器与fpga之间数据传输的流程图。
具体实施方式
56.以下结合附图说明和具体实施方式对本发明作进一步详细的说明。
57.参见图1至图3，一种高速磁悬浮织针阵列控制系统，所述控制系统包括控制模块、电路驱动模块、电流采样模块和磁悬浮织针阵列模块，所述控制模块包括arm处理器和fpga，所述arm处理器与ddr3存储器连接，arm处理器通过axi总线与fpga连接，fpga包括数据缓存模块，所述电路驱动模块包括多个驱动模块和多个全桥驱动电路，驱动模块与fpga连接，驱动模块通过全桥驱动电路与磁悬浮织针阵列模块连接，所述电流采样模块包括a/d转换模块，a/d转换模块分别与全桥驱动电路、fpga连接；
58.所述arm处理器，用于将花型数据编译成驱动数据以及对磁悬浮织针阵列模块进行电流补偿；
59.所述数据缓存模块，用于缓存arm处理器发送的驱动数据以及电流采样模块采集的电流数据；
60.所述fpga，用于对驱动数据进行校验以及将驱动数据转换成pwm驱动信号；
61.所述驱动模块，用于将pwm驱动信号转换成pwm波信号；
62.所述全桥驱动电路，用于根据pwm波信号产生电流模拟信号；
63.所述磁悬浮织针阵列模块，用于通过电流模拟信号产生的驱动力驱动织针阵列依次动作；
64.所述电流采样模块，用于通过a/d转换模块将全桥驱动电路产生的电流模拟信号转换成电流数据。
65.所述数据缓存模块采用fifo循环队列进行数据的环形缓存。
66.所述全桥驱动电路包括驱动电路和功率放大电路。
67.所述a/d转换模块由电容式a/d模数转换芯片和接口电路组成。
68.一种高速磁悬浮织针阵列控制系统的控制方法，所述控制方法包括以下步骤：
69.s1、arm处理器将花型数据编译成驱动数据，并将驱动数据存入ddr3存储器中，存储完成后向fpga发送存储完成的信号；
70.s2、fpga提取ddr3存储器中的驱动数据存入数据缓存模块中，并对提取的驱动数据进行校验；
71.若校验正确，则将校验正确的驱动数据从数据缓存模块中取出放入指定寄存器中，并向arm处理器发送提取成功的指令；
72.若校验错误，则向arm处理器发送重新编译的指令；
73.s3、fpga将指定寄存器中的驱动数据依次转换成pwm驱动信号并输送至驱动模块；
74.s4、驱动模块将pwm驱动信号转换成pwm波信号，并将pwm波信号输送至全桥驱动电路，全桥驱动电路根据pwm波信号产生电流模拟信号；
75.s5、磁悬浮织针阵列模块通过电流模拟信号产生的驱动力驱动织针阵列动作，磁
悬浮织针阵列接收到全桥驱动电路产生的电流模拟信号后，各个电磁线圈导通得电工作，产生相应的驱动力驱动织针阵列依次动作完成编织动作；
76.s6、a/d转换模块将全桥驱动电路产生的电流模拟信号转换成电流数据，并将电流数据存入数据缓存模块中；arm处理器将电流数据与参考值进行比较，若电流数据与参考值存在误差，则arm处理器根据参考值对磁悬浮织针阵列模块进行电流补偿；若电流数据与参考值相同，则保持电流不变。
77.步骤s1中，所述驱动数据包括帧头、动作标识符、织针状态、电磁铁状态、编织动作、crc校验和帧尾；
78.所述帧头占1个字节，用于判断是否进行数据接收；
79.所述动作标识符占2个字节，用于表示织针驱动数据与电机运动数据；
80.所述织针状态占2n个字节，用于表示n根织针的位置信息、针号信息、动作信息；
81.所述电磁铁状态占n个字节，用于表示机头上n个电磁铁通入电流的大小和方向；
82.所述编织动作占2个字节，用于表示第n号织针进行浮线动作或者集圈动作或者成圈动作；
83.所述crc校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
84.所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。
85.所述编织动作中，采用oxn01表示第n号织针进行浮线动作，oxn02表示第n号织针进行集圈动作，oxn03表示第n号织针进行成圈动作。
86.步骤s2具体包括以下步骤：
87.s21、fpga通过串口接收数据帧的第一个字节数据，并将第一个字节数据与设定的驱动数据帧头进行比较；
88.若第一个字节数据为驱动数据帧头，则继续接收剩下的数据到数据缓存模块，待接收到驱动数据帧尾，则表示一次数据帧传输结束；
89.若第一个字节数据不为驱动数据帧头，则不进行数据的接收；
90.s22、fpga对接收到的数据值进行解析，通过crc校验判断数据发送帧的完整性和正确性；
91.若校验正确，则将数据从数据缓存模块取出放入指定寄存器中，并向arm处理器发送响应数据帧；
92.若校验不正确，则向arm处理器发送响应数据帧，并清空数据缓存模块中的数据；
93.s23、arm处理器接收fpga发送的响应数据帧；若响应标识符为正确，则进行新数据帧的传输；若响应标识符为错误，则重新发送上一次传输的数据帧。
94.步骤s22中，所述响应数据帧由帧头、响应标识符、crc校验和帧尾组成；
95.所述帧头占1个字节，用于判断是否进行数据接收；
96.所述响应标识符占1个字节，用于表示数据接收状态；
97.所述crc校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
98.所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。
99.所述响应标识符中，采用0x00表示数据接收失败，0x01表示数据接收成功。
100.本发明的原理说明如下：
101.fpga属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的
解决原有的器件门电路数较少的问题。fpga的基本结构包括可编程输入输出单元、可配置逻辑块、数字时钟管理模块、嵌入式块ram、布线资源、内嵌专用硬核、底层内嵌功能单元。利用fpga和arm处理器在同一芯片内紧密结合的方式降低整个系统的功耗，实现低功耗的要求，并利用fpga其丰富的io口与上位机和外部电路构成完整的硬件结构。
102.控制系统中状态机作为主要控制来进行各个模块的状态转换，当设计中加入更多的状态时，特定状态的转移数量会影响状态机的速度，故使用只需对寄存器中的一位数进行译码的独热码，可以一定程度上简化译码逻辑系统从而增加运行速度，同时三段式状态机通过在组合逻辑后再增加一级寄存器来实现时序逻辑输出，这样做可以有效地滤去组合逻辑输出的毛刺，同时有效地进行时序计算与约束，故采用三段式状态机和独热码的编码方式进行设计。系统状态机跳转主要分为空闲、数据传输、数据传输完成、数据缓存、数据转换、pwm驱动信号发送、电路驱动、电流采样八个主要状态过程，八个主要状态过程对应控制方法各步骤过程。
103.fifo循环队列结构由写指针(wr_pointer)、读指针(rd_pointer)、数据区(data)、数据空白区(empty)几个主要部分组成，通过比较写指针与读指针的地址来判断数据区与空白区的位置。写指针(wr_pointer)：该指针指向第一个存储空间，由于数据是直接送到输出端口，所以写指针从0开始计数，每收到写入数据时更新写指针，写指针进行加1，直到写指针到达缓冲区末端，若数据区数据已被全部读出，就会自动返回到缓冲区头部进行下一次循环，反复进行。读指针(rd_pointer)：该指针进行数据的读出，当读端口使能时，按照顺序依次从0开始读出数据，与写指针一样，每次读出数据时更新其指针地址，待所有数据读出后回到缓冲区头部准备下一次读操作。数据区(data)：写指针与读指针之间已填充数据的区域，存放刚进入队列的缓存数据。数据空白区(empty)：此区域中的数据已经被读指针提出，而写指针还未写入数据的空白区，数据空白区和数据区在数据传输过程中依次交替出现，进行数据的读写。在处理器内部，并是在真正意义环形内存结构，循环队列实际上是采用数组的线性空间来实现的。当数据到达数组尾部后，像环形一样回环到0位置再进行数据的传输，进而实现循环队列。循环队列fifo可以划分成四种模块：存储模块、指针产生模块、指针比较模块和标志位产生模块；双端口ram作为fifo的基础，通过使用两个完全独立的读、写端口来实现收发，整个fifo通过读、写指针模块来分别产生各自的地址指针，分别进入比较模块来进行空满状态的判断，最后由标志位产生模块给出fifo当前内部存储状态，fifo根据其状态实现数据接收的循环。
104.磁悬浮织针阵列模块由上下分离两部分构成，上部分为针板，由永磁织针(永磁体与织针为一体式结构)、导向片、隔板、硅钢片等构成；下部分为机头，包括线圈、铝骨架、铁芯等。根据编制需求向线圈阵列通入方向、大小不同的电流，从而使线圈产生方向、大小不同的空间磁场，织针依靠线圈产生的空间磁场，与自身连接的永磁体相互作用，进行轴向高速往复运动，通过不同运动状态完成相应编制动作。根据pwm驱动信号的不同，控制全桥电路中电流的大小以及电流方向，进而控制织针电磁线圈磁极方向和磁场强度，电磁线圈磁极的方向决定磁悬浮织针的上升和下降，磁场强度决定织针运动的高度。
105.实施例：
106.参见图1，一种高速磁悬浮织针阵列控制系统，所述控制系统包括控制模块、电路驱动模块、电流采样模块和磁悬浮织针阵列模块，所述控制模块包括arm处理器和fpga，所
述arm处理器与ddr3存储器连接，arm处理器通过axi总线与fpga连接，fpga包括数据缓存模块，所述电路驱动模块包括多个驱动模块和多个全桥驱动电路，驱动模块与fpga连接，驱动模块通过全桥驱动电路与磁悬浮织针阵列模块连接，所述电流采样模块包括a/d转换模块，a/d转换模块分别与全桥驱动电路、fpga连接；所述arm处理器用于将花型数据编译成驱动数据以及对磁悬浮织针阵列模块进行电流补偿；所述数据缓存模块用于缓存arm处理器发送的驱动数据以及电流采样模块采集的电流数据；所述fpga用于对驱动数据进行校验以及将驱动数据转换成pwm驱动信号；所述驱动模块用于将pwm驱动信号转换成pwm波信号；所述全桥驱动电路用于根据pwm波信号产生电流模拟信号；所述磁悬浮织针阵列模块用于通过电流模拟信号产生的驱动力驱动织针阵列依次动作；所述电流采样模块用于通过a/d转换模块将全桥驱动电路产生的电流模拟信号转换成电流数据；所述数据缓存模块采用fifo循环队列进行数据的环形缓存；所述全桥驱动电路包括驱动电路和功率放大电路；所述a/d转换模块由电容式a/d模数转换芯片和接口电路组成。
107.参见图2、图3，按上述方案，一种高速磁悬浮织针阵列控制系统的控制方法，所述控制方法包括以下步骤：
108.s1、arm处理器将花型数据编译成驱动数据，并将驱动数据存入ddr3存储器中，存储完成后向fpga发送存储完成的信号；
109.表1驱动数据
110.内容占用字节数说明帧头10x3f动作标识符20x5100织针状态160000h～ffffh电磁铁状态80000h～ffffh编织动作200h～ffhcrc校验40000h～ffffh帧尾10x3e
111.所述驱动数据包括帧头、动作标识符、织针状态、电磁铁状态、编织动作、crc校验和帧尾；
112.所述帧头占1个字节，用于判断是否进行数据接收；若为0x3f，则符合驱动数据帧头，fpga进行接收数据，反之不进行接收；
113.所述动作标识符占2个字节，用于表示织针驱动数据与电机运动数据；0x5100表示织针驱动数据，0x4a01表示电机运动数据；
114.所述织针状态占16个字节，用于表示8根织针的位置信息、针号信息、动作信息；一次记录8根织针的信息，1根织针信息占用2个字节，如0x011f表示前针板第31号织针动作，0x102f表示后针板第47号织针不动作；
115.所述电磁铁状态占8个字节，用于表示机头上8个电磁铁通入电流的大小和方向；每个电磁铁占1个字节，如0xd2表示第5个电磁铁通入2a正向电流，0x52表示第5个电磁铁通入2a反向电流；
116.所述编织动作占2个字节，用于表示第n号织针进行浮线动作或者集圈动作或者成圈动作；如0x0f01表示第16号织针进行浮线动作；
117.表2编织动作示意图
[0118][0119]
所述编织动作中，采用oxn01表示第n号织针进行浮线动作，oxn02表示第n号织针进行集圈动作，oxn03表示第n号织针进行成圈动作；
[0120]
所述crc校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
[0121]
所述帧尾占1个字节，用于表示一次完整数据帧的传输完成；
[0122]
s2、fpga提取ddr3存储器中的驱动数据存入数据缓存模块中，并对提取的驱动数据进行校验；
[0123]
若校验正确，则将校验正确的驱动数据从数据缓存模块中取出放入指定寄存器中，并向arm处理器发送提取成功的指令；
[0124]
若校验错误，则向arm处理器发送重新编译的指令；
[0125]
该步骤具体包括以下步骤：
[0126]
s21、fpga通过串口接收数据帧的第一个字节数据，并将第一个字节数据与设定的驱动数据帧头0x3f进行比较；
[0127]
若第一个字节数据为驱动数据帧头，则继续接收剩下的数据到数据缓存模块，待接收到驱动数据帧尾0x3e，则表示一次数据帧传输结束；
[0128]
若第一个字节数据不为驱动数据帧头，则不进行数据的接收；
[0129]
s22、fpga对接收到的数据值进行解析，通过crc校验判断数据发送帧的完整性和正确性；
[0130]
若校验正确，则将数据从数据缓存模块取出放入指定寄存器中，并向arm处理器发送响应数据帧；
[0131]
若校验不正确，则向arm处理器发送响应数据帧，并清空数据缓存模块中的数据；所述响应数据帧由帧头、响应标识符、crc校验和帧尾组成；
[0132]
表3响应数据帧
[0133]
内容占用字节数说明帧头10x3e响应标识符10x00～0x01crc校验40000h～ffffh帧尾10x3f
[0134]
所述帧头占1个字节，用于判断是否进行数据接收；
[0135]
所述响应标识符占1个字节，用于表示数据接收状态；
[0136]
所述响应标识符中，采用0x00表示数据接收失败，0x01表示数据接收成功；
[0137]
表4响应标识符示意图
[0138][0139]
所述crc校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
[0140]
所述帧尾占1个字节，用于表示一次完整数据帧的传输完成；
[0141]
s23、arm处理器接收fpga发送的响应数据帧；若响应标识符为正确，则进行新数据帧的传输；若响应标识符为错误，则重新发送上一次传输的数据帧；
[0142]
s3、fpga将指定寄存器中的驱动数据依次转换成pwm驱动信号并输送至驱动模块；
[0143]
s4、驱动模块将pwm驱动信号转换成pwm波信号，并将pwm波信号输送至全桥驱动电路，全桥驱动电路根据pwm波信号产生电流模拟信号；
[0144]
s5、磁悬浮织针阵列模块通过电流模拟信号产生的驱动力驱动织针阵列动作，磁悬浮织针阵列接收到全桥驱动电路产生的电流模拟信号后，各个电磁线圈导通得电工作，产生相应的驱动力驱动织针阵列依次动作完成编织动作；
[0145]
s6、a/d转换模块将全桥驱动电路产生的电流模拟信号转换成电流数据，并将电流数据存入数据缓存模块中；arm处理器将电流数据与参考值进行比较，若电流数据与参考值存在误差，则arm处理器根据参考值对磁悬浮织针阵列模块进行电流补偿；若电流数据与参考值相同，则保持电流不变。
技术特征：1.一种高速磁悬浮织针阵列控制系统，其特征在于：所述控制系统包括控制模块、电路驱动模块、电流采样模块和磁悬浮织针阵列模块，所述控制模块包括arm处理器和fpga，所述arm处理器与ddr3存储器连接，arm处理器通过axi总线与fpga连接，fpga包括数据缓存模块，所述电路驱动模块包括多个驱动模块和多个全桥驱动电路，驱动模块与fpga连接，驱动模块通过全桥驱动电路与磁悬浮织针阵列模块连接，所述电流采样模块包括a/d转换模块，a/d转换模块分别与全桥驱动电路、fpga连接；所述arm处理器，用于将花型数据编译成驱动数据以及对磁悬浮织针阵列模块进行电流补偿；所述数据缓存模块，用于缓存arm处理器发送的驱动数据以及电流采样模块采集的电流数据；所述fpga，用于对驱动数据进行校验以及将驱动数据转换成pwm驱动信号；所述驱动模块，用于将pwm驱动信号转换成pwm波信号；所述全桥驱动电路，用于根据pwm波信号产生电流模拟信号；所述磁悬浮织针阵列模块，用于通过电流模拟信号产生的驱动力驱动织针阵列依次动作；所述电流采样模块，用于通过a/d转换模块将全桥驱动电路产生的电流模拟信号转换成电流数据。2.根据权利要求1所述的一种高速磁悬浮织针阵列控制系统，其特征在于：所述数据缓存模块采用fifo循环队列进行数据的环形缓存。3.根据权利要求1所述的一种高速磁悬浮织针阵列控制系统，其特征在于：所述全桥驱动电路包括驱动电路和功率放大电路。4.根据权利要求1所述的一种高速磁悬浮织针阵列控制系统，其特征在于：所述a/d转换模块由电容式a/d模数转换芯片和接口电路组成。5.一种权利要求1所述的高速磁悬浮织针阵列控制系统的控制方法，其特征在于：所述控制方法包括以下步骤：s1、arm处理器将花型数据编译成驱动数据，并将驱动数据存入ddr3存储器中，存储完成后向fpga发送存储完成的信号；s2、fpga提取ddr3存储器中的驱动数据存入数据缓存模块中，并对提取的驱动数据进行校验；若校验正确，则将校验正确的驱动数据从数据缓存模块中取出放入指定寄存器中，并向arm处理器发送提取成功的指令；若校验错误，则向arm处理器发送重新编译的指令；s3、fpga将指定寄存器中的驱动数据依次转换成pwm驱动信号并输送至驱动模块；s4、驱动模块将pwm驱动信号转换成pwm波信号，并将pwm波信号输送至全桥驱动电路，全桥驱动电路根据pwm波信号产生电流模拟信号；s5、磁悬浮织针阵列模块通过电流模拟信号产生的驱动力驱动织针阵列动作，磁悬浮织针阵列接收到全桥驱动电路产生的电流模拟信号后，各个电磁线圈导通得电工作，产生相应的驱动力驱动织针阵列依次动作完成编织动作；s6、a/d转换模块将全桥驱动电路产生的电流模拟信号转换成电流数据，并将电流数据
存入数据缓存模块中；arm处理器将电流数据与参考值进行比较，若电流数据与参考值存在误差，则arm处理器根据参考值对磁悬浮织针阵列模块进行电流补偿；若电流数据与参考值相同，则保持电流不变。6.根据权利要求5所述的一种高速磁悬浮织针阵列控制系统的控制方法，其特征在于：步骤s1中，所述驱动数据包括帧头、动作标识符、织针状态、电磁铁状态、编织动作、crc校验和帧尾；所述帧头占1个字节，用于判断是否进行数据接收；所述动作标识符占2个字节，用于表示织针驱动数据与电机运动数据；所述织针状态占2n个字节，用于表示n根织针的位置信息、针号信息、动作信息；所述电磁铁状态占n个字节，用于表示机头上n个电磁铁通入电流的大小和方向；所述编织动作占2个字节，用于表示第n号织针进行浮线动作或者集圈动作或者成圈动作；所述crc校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。7.根据权利要求6所述的一种高速磁悬浮织针阵列控制系统的控制方法，其特征在于：所述编织动作中，采用oxn01表示第n号织针进行浮线动作，oxn02表示第n号织针进行集圈动作，oxn03表示第n号织针进行成圈动作。8.根据权利要求5所述的一种高速磁悬浮织针阵列控制系统的控制方法，其特征在于：步骤s2具体包括以下步骤：s21、fpga通过串口接收数据帧的第一个字节数据，并将第一个字节数据与设定的驱动数据帧头进行比较；若第一个字节数据为驱动数据帧头，则继续接收剩下的数据到数据缓存模块，待接收到驱动数据帧尾，则表示一次数据帧传输结束；若第一个字节数据不为驱动数据帧头，则不进行数据的接收；s22、fpga对接收到的数据值进行解析，通过crc校验判断数据发送帧的完整性和正确性；若校验正确，则将数据从数据缓存模块取出放入指定寄存器中，并向arm处理器发送响应数据帧；若校验不正确，则向arm处理器发送响应数据帧，并清空数据缓存模块中的数据；s23、arm处理器接收fpga发送的响应数据帧；若响应标识符为正确，则进行新数据帧的传输；若响应标识符为错误，则重新发送上一次传输的数据帧。9.根据权利要求8所述的一种高速磁悬浮织针阵列控制系统的控制方法，其特征在于：步骤s22中，所述响应数据帧由帧头、响应标识符、crc校验和帧尾组成；所述帧头占1个字节，用于判断是否进行数据接收；所述响应标识符占1个字节，用于表示数据接收状态；所述crc校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。10.根据权利要求9所述的一种高速磁悬浮织针阵列控制系统的控制方法，其特征在于：所述响应标识符中，采用0x00表示数据接收失败，0x01表示数据接收成功。
技术总结一种高速磁悬浮织针阵列控制系统及其控制方法，控制系统包括控制模块、电路驱动模块、电流采样模块和磁悬浮织针阵列模块，控制模块包括ARM处理器和FPGA，FPGA包括数据缓存模块，电路驱动模块包括驱动模块和全桥驱动电路，电流采样模块包括A/D转换模块；ARM处理器将花型数据编译成驱动数据以及对针阵列进行电流补偿；数据缓存模块缓存驱动数据以及电流采样模块采集的电流数据；FPGA将驱动数据转换成PWM驱动信号；驱动模块将PWM驱动信号转换成PWM波信号；全桥驱动电路产生电流模拟信号；磁悬浮织针阵列模块通过电流模拟信号产生的驱动力驱动织针阵列依次动作。本发明不仅数据传输速度高，而且控制精确度高。而且控制精确度高。而且控制精确度高。
技术研发人员：张成俊 李明 彭益 尹文姝 熊涛 左小艳 张弛 周向阳
受保护的技术使用者：武汉纺织大学
技术研发日：2022.07.21
技术公布日：2022/11/1
