一种功率mosfet结构及其制备方法
技术领域
1.本发明涉及半导体器件制备技术领域，特别涉及一种功率mosfet结构及其制备方法。
背景技术：2.在功率器件的发展过程中，功率mosfet一直扮演着非常重要的作用。
3.而功率mosfet之所以发展如此迅速，原因如下：
4.1.工作频率高：功率mosfet作为一种多子器件，相比双极型功率器件其工作频率有了很大的提高，因此其不仅在高频应用有了更大的扩展，在缩小整机体积方面也起到关键的作用。
5.2.驱动方面：功率mosfet相比双极型功率器件，其控制方法由电流控制变为电压控制，可以直接用一些专用的高压集成电路作为驱动进行控制。
6.3.导通电阻小：新一代的功率mosfet的导通电阻很小，是一种极佳的功率开关器件，使得功率mosfet几乎进入功率转换的每一个领域。
7.功率mosfet有两个重要的参数：导通电阻和热阻。
8.1.导通电阻：对于低压功率mosfet，器件的导通电阻主要由沟道电阻、漂移区电阻和衬底电阻组成，通过缩小器件的pitch宽度，可以极大地降低器件的沟道电阻；根据欧姆定律，通过减薄晶圆的厚度，可以线性降低器件的衬底电阻。对于高压功率mosfet，器件的导通电阻主要是沟道电阻和漂移区电阻；减薄晶圆的厚度，对降低高压功率mosfet导通电阻的意义不大。
9.2.器件热阻：不管是低压功率mosfet还是高压mosfet，减薄晶圆的厚度都可以极大地降低器件的热阻。
10.从以上的介绍可以看出，对于低压功率mosfet，降低晶圆的厚度，可以减小器件的导通电阻和热阻；对于高压mosfet，降低晶圆的厚度，可以减小高压功率mosfet的热阻，因此，晶圆减薄技术是及其关键且重要的手段。
11.在满足器件击穿电压的前提下，尽可能减少晶圆的厚度是器件发展的关键技术之一。通常，功率器件都是在重掺杂的衬底上生长轻掺杂的外延层，衬底作为器件的漏极且起支撑作用；对最终产品而言，衬底厚度越薄越好。但是在超薄晶圆加工过程中，极易造成晶圆破裂，加工难度极大。
技术实现要素：12.本发明所要解决的技术问题之一在于针对上述现有技术所存在的不足而提供一种能有效降低低压功率mosfet的导通电阻和热阻，降低高压功率mosfet热阻的功率mosfet结构。
13.本发明所要解决的技术问题之一在于针对上述现有技术所存在的不足而提供一种极大地减薄晶圆的厚度，有效地降低加工难度，减少晶圆破裂，从而有效降低低压功率
mosfet的导通电阻和热阻，降低高压功率mosfet热阻的功率mosfet制备方法。
14.为了实现上述发明目的，本发明的功率mosfet结构，包含晶圆，在所述晶圆上制作功率mosfet结构，其中：功率mosfet的源极和栅极位于晶圆的正面，漏极在晶圆的背面，其特征在于，在所述源极和栅极的压焊点上设置金属凸块并在晶圆的正面设置塑封层，所述金属凸块的上表面露出所述塑封层的上表面；所述漏极通过在晶圆的背面注入及退火或者蒸发/溅射重掺杂ge层或者si层形成。
15.在本发明的一个优选实施例中，所述金属凸块的形状为柱状或球状。
16.在本发明的一个优选实施例中，所述金属凸块的材质为铜、金或锡等。
17.在本发明的一个优选实施例中，所述晶圆为n型单晶片。
18.本发明的功率mosfet结构的制备方法，包括如下步骤：
19.步骤1：准备晶圆；
20.步骤2：在晶圆上制备功率mosfet结构，在晶圆的正面形成功率mosfet的源极和栅极；
21.步骤3：在源极和栅极的压焊点上制备金属凸块；
22.步骤4：在晶圆正面覆盖环氧树脂，形成一覆盖晶圆正面及金属凸块的塑封层；
23.步骤5：研磨塑封层的上表面，使得金属凸块的上表面露出塑封层的上表面；
24.步骤6：对晶圆的背面进行研磨并在保证/满足器件击穿电压要求的前提下，尽可能减薄晶圆的厚度；
25.步骤7：在晶圆的背面注入及退火或者蒸发/溅射重掺杂ge层或者si层，形成功率mosfet的漏极。
26.在本发明的一个优选实施例中，所述金属凸块的形状为柱状或球状。
27.在本发明的一个优选实施例中，所述金属凸块的材质为铜、金或锡等。
28.在本发明的一个优选实施例中，在步骤5中，研磨后的塑封层厚度在10-100um之间。
29.在本发明的一个优选实施例中，步骤6中，所述单晶层的厚度控制在3-100um之间。
30.在本发明的一个优选实施例中，所述晶圆为n型单晶片。
31.由于采用了如上的技术方案，本发明在晶圆正面的源极和栅极压焊点上制作金属凸块以及在晶圆的正面制作塑封层，以此来增加晶圆表面层的厚度，从而降低后续加工的难度。另外这些金属凸块的电阻率是几个或十几个uohm.cm,而通常重掺杂硅衬底的电阻率是几个mohm.cm,即金属凸块的电阻率只有重掺杂硅材料的千分之一，因此用金属凸块和塑封层来增加晶圆表面层的厚度不会影响器件导通电阻。另外这些金属凸块的热导率远高于硅材料的热导率，故能极大降低器件的热阻。
32.本发明通过控制研磨后晶圆的厚度，在满足击穿电压的前提下，将晶圆的厚度控制到最薄的厚度，以此来降低器件的导通电阻和热阻。
33.本发明在晶圆的背面注入及退火或者蒸发/溅射重掺杂ge层或者si层，以此来形成功率mosfet的漏极。
附图说明
34.图1为本发明一种具体实施方式的功率mosfet结构的制备方法的步骤1所制备的n
型单晶片的结构示意图。
35.图2为本发明一种具体实施方式的功率mosfet结构的制备方法的步骤2制备的功率mosfet结构示意图。
36.图3为本发明一种具体实施方式的功率mosfet结构的制备方法的步骤3中在源极和栅极的压焊点上制备金属凸块的示意图。
37.图4为本发明一种具体实施方式的功率mosfet结构的制备方法的步骤5研磨塑封层的上表面，使得金属凸块的上表面露出塑封层的上表面的示意图。
38.图5为本发明一种具体实施方式的功率mosfet结构的制备方法的步骤6对晶圆背面进行研磨示意图。
39.图6为本发明一种具体实施方式的功率mosfet结构的制备方法的步骤7中在晶圆的背面注入及退火形成漏极的示意图。
40.图7为本发明一种具体实施方式的功率mosfet结构的制备方法的步骤7中在晶圆的背面蒸发/溅射重掺杂ge层或者si层的示意图。
41.图8为本发明一种具体实施方式的功率mosfet结构的示意图。
具体实施方式
42.以下以使用单晶片来制作功率mosfet为例并结合附图和具体实施方式来进一步描述本发明。
43.本发明的功率mosfet结构的制备方法，包括如下步骤：
44.步骤1：参见图1，准备n型单晶片1；
45.步骤2：参见图2，在n型单晶片晶1上制备功率mosfet结构，在n型单晶片1的正面形成功率mosfet的源极2和栅极3；
46.步骤3：参见图3，在源极2和栅极3的压焊点上制备金属凸块4、5；金属凸块可以是金凸块(au凸块)、铜柱(cu pillar)或者锡球(solder ball)等；
47.步骤4：参见图4，在n型单晶片晶1正面覆盖环氧树脂，形成一覆盖n型单晶片晶1正面及金属凸块4、5的塑封层6；
48.步骤5：继续参见图4，研磨塑封层6的上表面6a，使得金属凸块4、5的上表面4a、5a露出塑封层6的上表面6a；研磨后的塑封层6的厚度在10-100um之间。
49.步骤6：参见图5，对n型单晶片晶1的背面1a进行研磨并在保证/满足器件击穿电压要求的前提下，尽可能减薄n型单晶片晶1晶圆的厚度；根据器件击穿电压的要求，研磨后的单晶层的厚度控制在3-100um之间。
50.步骤7：参见图6或图7，在n型单晶片晶1的背面1a注入及退火或者蒸发/溅射重掺杂ge层或者si层，形成功率mosfet的漏极7。
51.最终制备的功率mosfet结构参见图8。
技术特征：1.功率mosfet结构，包含晶圆，在所述晶圆上制作功率mosfet结构，其中：功率mosfet的源极和栅极位于晶圆的正面，漏极在晶圆的背面，其特征在于，在所述源极和栅极的压焊点上设置金属凸块并在晶圆的正面设置塑封层，所述金属凸块的上表面露出所述塑封层的上表面；所述漏极通过在晶圆的背面注入及退火或者蒸发/溅射重掺杂ge层或者si层形成。2.如权利要求1所述的功率mosfet结构，其特征在于，所述金属凸块的形状为柱状或球状。3.如权利要求1或2所述的功率mosfet结构，其特征在于，所述金属凸块的材质为铜、金或锡等。4.如权利要求1所述的功率mosfet结构，其特征在于，所述晶圆为n型单晶片。5.一种功率mosfet结构的制备方法，其特征在于，包括如下步骤：步骤1：准备晶圆；步骤2：在晶圆上制备功率mosfet结构，在晶圆的正面形成功率mosfet的源极和栅极；步骤3：在源极和栅极的压焊点上制备金属凸块；步骤4：在晶圆正面覆盖环氧树脂，形成一覆盖晶圆正面及金属凸块的塑封层；步骤5：研磨塑封层的上表面，使得金属凸块的上表面露出塑封层的上表面；步骤6：对晶圆的背面进行研磨并在保证/满足器件击穿电压要求的前提下，尽可能减薄晶圆的厚度；步骤7：在晶圆的背面注入及退火或者蒸发/溅射重掺杂ge层或者si层，形成功率mosfet的漏极。6.如权利要求5所述的一种功率mosfet结构的制备方法，其特征在于，所述金属凸块的形状为柱状或球状。7.如权利要求5或6所述的一种功率mosfet结构的制备方法，其特征在于，所述金属凸块的材质为铜、金或锡等。8.如权利要求5所述的一种功率mosfet结构的制备方法，其特征在于，在本发明的一个优选实施例中，在步骤5中，研磨后的塑封层厚度在10-100um之间。9.如权利要求5所述的一种功率mosfet结构的制备方法，其特征在于，步骤6中，所述单晶层的厚度控制在3-100um之间。10.如权利要求5所述的一种功率mosfet结构的制备方法，其特征在于，所述晶圆为n型单晶片。
技术总结本发明公开的功率MOSFET结构，包含单晶晶圆，在所述单晶晶圆上制作功率MOSFET结构，其中：功率MOSFET的源极和栅极位于晶圆的正面，漏极在晶圆的背面，其在源极和栅极的压焊点上设置金属凸块并在晶圆的正面设置塑封层，研磨塑封层使金属凸块的上表面露出所述塑封层的上表面；漏极通过在晶圆的背面注入及退火或者蒸发/溅射重掺杂Ge层或者Si层形成。本发明还公开了该功率MOSFET结构的制备方法。本发明通过控制研磨后晶圆的厚度，在满足击穿电压的前提下，将晶圆的厚度控制到最薄的厚度，以此来降低器件的导通电阻和热阻。降低器件的导通电阻和热阻。降低器件的导通电阻和热阻。
技术研发人员：黄平 鲍利华 顾海颖
受保护的技术使用者：上海朕芯微电子科技有限公司
技术研发日：2022.07.18
技术公布日：2022/11/1
