1.本公开涉及光电子制造技术领域，特别涉及一种改善分拣损伤的发光二极管芯片及其制备方法。
背景技术：2.微型发光二极管(micro light emitting diode，micro led)是指边长在10μm至100μm的超小发光二极管，微型发光二极管的体积小，可以更密集的设置排列而大幅度提高分辨率，并且具有自发光特性，具有高亮度、高对比度、高反应性及省电的特点。
3.相关技术中，发光二极管芯片通常包括基板、发光结构、钝化层和两个电极。发光二极管芯片在安装至应用产品前，需要使用分选设备挑拣到对应的封装结构里，挑选时分选设备的顶针将会直接扎在发光二极管的正面，顶针的冲击力量比较大。
4.然而，由于发光二极管的外延材料的脆性比较大且硬度低，因此在被顶针冲击后，外延结构容易被顶针顶裂，若外延结构中的多量子阱层出现损伤，则会产生漏电问题，影响发光二极管芯片的使用。
技术实现要素：5.本公开实施例提供了一种改善分拣损伤的发光二极管芯片及其制备方法，能改善分选芯片时芯片的外延结构易被顶裂的问题，有效降低芯片在分选过程出现损坏的可能性。所述技术方案如下：
6.一方面，本公开实施例提供了一种改善分拣损伤的发光二极管芯片，所述发光二极管芯片包括：基板、发光结构、第一电极、第二电极和钝化层；所述发光结构层叠于所述基板上，所述第一电极和所述第二电极位于所述发光结构远离所述基板的表面，所述钝化层位于所述发光结构远离所述基板的表面，所述钝化层包括相连的顶针部分和周围部分，所述周围部分围绕所述顶针部分，且所述周围部分覆盖所述第一电极和所述第二电极，所述顶针部分位于所述第一电极和所述第二电极之间；所述顶针部分包括氮化硅层，所述氮化硅层远离所述基板的表面的粗糙度高于所述周围部分远离所述基板的表面的粗糙度。
7.可选地，所述氮化硅层包括依次层叠在所述发光结构的表面上的第一子层和第二子层，所述第一子层的致密度高于所述第二子层的致密度，所述第一子层的厚度大于所述第二子层的厚度。
8.可选地，所述第一子层的厚度为3.8μm至4.2μm，所述第二子层的厚度为0.4μm至0.6μm。
9.可选地，所述顶针部分还包括光线引导层，所述光线引导层位于所述氮化硅层靠近所述发光结构的一面；所述光线引导层用于将由所述光线引导层靠近所述发光结构的表面入射的光线反射至所述周围部分。
10.可选地，所述光线引导层包括依次层叠的第一氧化硅层、金属层和第二氧化硅层，所述第一氧化硅层远离所述基板的表面具有凸起结构。
11.可选地，所述金属层为al层，所述金属层的厚度为1500埃至2500埃。
12.可选地，所述光线引导层还包括cr层，所述cr层位于所述第一氧化硅层和所述金属层之间。
13.可选地，所述cr层的厚度为30埃至100埃。
14.另一方面，本公开实施例还提供了一种改善分拣损伤的发光二极管芯片的制备方法，所述制备方法包括：
15.提供一基板；
16.在所述基板上生长发光结构，并在所述发光结构上远离所述基板的表面制作第一电极和第二电极；
17.在所述发光结构远离所述基板的表面形成钝化层，所述钝化层覆盖所述第一电极和所述第二电极，所述钝化层具有相连的顶针部分和周围部分，且所述周围部分覆盖所述第一电极和所述第二电极，所述顶针部分位于所述第一电极和所述第二电极之间，所述顶针部分包括氮化硅层，所述氮化硅层远离所述基板的表面的粗糙度高于所述周围部分远离所述基板的表面的粗糙度。
18.可选地，所述氮化硅层包括依次层叠在所述发光结构的表面上的第一子层和第二子层；所述第一子层的生长速度小于所述第二子层的生长速度，所述第二子层的生长速度不小于100埃/s，所述第一子层的厚度为3.8μm至4.2μm，所述第二子层的厚度为0.4μm至0.6μm。
19.本公开实施例提供的技术方案带来的有益效果至少包括：
20.本公开实施例提供的发光二极管芯片包括层叠在基板上的发光结构，在发光结构上还具有第一电极和第二电极，并且，发光结构远离基板的表面还设有钝化层。其中，钝化层具有相连顶针部分和周围部分，周围部分围绕顶针部分，顶针部分包括层叠在发光结构的表面上的氮化硅层。由于顶针部分是用于分拣芯片时，钝化层上与顶针接触的区域的是一整层的氮化硅层，即氮化硅层厚度较大，且厚度大的氮化硅层的韧性和强度都很高，所以氮化硅层能较好地阻挡顶针的冲击；同时，氮化硅层远离基板的表面的粗糙度要高于钝化层的顶面的粗糙度，所以，氮化硅层与顶针接触的表面较为粗糙，以有效防止顶针朝周围部分滑动，保证顶针在分选时始终都是与顶针部分接触，从而获得良好的耐冲击效果。
附图说明
21.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
22.图1是本公开实施例提供的一种改善分拣损伤的发光二极管芯片的结构示意图；
23.图2是本公开实施例提供的一种顶针部分的结构示意图；
24.图3是本公开实施例提供的一种发光二极管芯片的俯视图；
25.图4是本公开实施例提供的一种光线引导层的结构示意图；
26.图5是本公开实施例提供的一种第一氧化硅层的示意图；
27.图6是本公开实施例提供的一种改善分拣损伤的发光二极管芯片的制备方法的流
程图；
28.图7是本公开实施例提供的一种发光二极管芯片的制备过程示意图；
29.图8是本公开实施例提供的一种发光二极管芯片的制备过程示意图。
30.图中各标记说明如下：
31.10、基板；11、gaas衬底；
32.20、发光结构；21、第一半导体层；22、多量子阱层；23、第二半导体层；24、凹槽；
33.31、第一电极；32、第二电极；
34.40、钝化层；41、顶针部分；410、氮化硅层；411、第一子层；412、第二子层；413、光线引导层；414、第一氧化硅层；415、金属层；416、第二氧化硅层；417、凸起结构；418、cr层；42、周围部分；421、通孔；
35.51、第一焊点块；52、第二焊点块。
具体实施方式
36.为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
37.除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
38.图1是本公开实施例提供的一种改善分拣损伤的发光二极管芯片的结构示意图。如图1所示，该发光二极管芯片包括：基板10、发光结构20、第一电极31、第二电极32和钝化层40。
39.如图1所示，发光结构20层叠于基板10上，第一电极31和第二电极32位于发光结构20远离基板10的表面，钝化层40位于发光结构20远离基板10的表面。钝化层40包括相连的顶针部分41和周围部分42，周围部分42围绕顶针部分41，且周围部分42覆盖第一电极31和第二电极32，顶针部分41位于第一电极31和第二电极32之间。
40.图2是本公开实施例提供的一种顶针部分的结构示意图。如图2所示，顶针部分41包括氮化硅层410，氮化硅层410远离基板10的表面的粗糙度高于周围部分42远离基板10的表面的粗糙度。
41.本公开实施例提供的发光二极管芯片包括层叠在基板10上的发光结构20，在发光结构20上还具有第一电极31和第二电极32，并且，发光结构20远离基板10的表面还设有钝化层40。其中，钝化层40具有相连顶针部分41和周围部分42，周围部分42围绕顶针部分41，顶针部分41包括层叠在发光结构20的表面上的氮化硅层410。由于顶针部分41是用于分拣芯片时，钝化层40上与顶针接触的区域的是一整层的氮化硅层410，即氮化硅层410厚度较
大，且厚度大的氮化硅层410的韧性和强度都很高，所以氮化硅层410能较好地阻挡顶针的冲击；同时，氮化硅层410远离基板10的表面的粗糙度要高于钝化层40的顶面的粗糙度，所以，氮化硅层410与顶针接触的表面较为粗糙，以有效防止顶针朝周围部分滑动，保证顶针在分选时始终都是与顶针部分41接触，从而获得良好的耐冲击效果。
42.可选地，如图2所示，氮化硅层410包括依次层叠在发光结构20的表面上的第一子层411和第二子层412，第一子层411的致密度高于第二子层412的致密度，第一子层411的厚度大于第二子层412的厚度。
43.其中，第一子层和第二子层均为氮化硅材料制作的膜层。
44.上述实现方式中，顶针部分41包括依次层叠在发光结构20的表面上的第一子层411和第二子层412。其中，第一子层411的生长速度要小于第二子层412，所以，第一子层411的致密度要高于第二子层412的致密度，所以第一子层411具有良好的耐冲击性能；并且，第一子层411的厚度大于第二子层412的厚度，以保证第一子层411的厚度足够大，让氮化硅层410能具有良好的韧性和强度，使得氮化硅层410能较好地阻挡顶针的冲击；而第一子层411的表面设置有一层较薄的第二子层412，由于第二子层412的致密度较低，所以，第二子层412的表面的粗糙度要高于钝化层40的顶面的粗糙度，这样通过第二子层412能有效防止顶针朝周围部分42滑动，保证顶针在分选时始终都是与顶针部分41接触，从而获得良好的耐冲击效果。
45.可选地，基板10为蓝宝石基板10。蓝宝石基板10透光率比较高，即基板10为透明基板10。且蓝宝石材料比较坚硬，化学特性比较稳定，使发光二极管具有良好的发光效果和稳定性。
46.可选地，如图1所示，发光结构20包括：第一半导体层21、多量子阱层22和第二半导体层23。第一半导体层21、多量子阱层22和第二半导体层23依次层叠在基板10上，第二电极32位于第二半导体层23表面，第二半导体层23的表面具有露出第一半导体层21的凹槽24，第一电极31位于第一半导体层21的表面，且位于凹槽24的底面，钝化层40至少覆盖第一半导体层21、第一电极31、凹槽24、第二半导体层23和第二电极32的表面。这样通过凹槽24除去了部分第二半导体层23和多量子阱层22，以使得第一电极31通过连接槽直接设置在第一半导体层21的表面，以使外延结构整体厚度变薄。
47.可选地，如图1所示，发光二极管芯片还包括第一焊点块51和第二焊点块52，第一焊点块51和第二焊点块52均位于钝化层40的表面。在周围部分42还具有露出第一电极31和第二电极32的通孔421。第一焊点块51通过通孔421与第一电极31相连，第二焊点块52通过通孔421与第二电极32相连。
48.本公开实施例中，如图1所示，顶针部分41位于第一焊点块51和第二焊点块52之间，顶针部分41在钝化层40的中间。
49.图3是本公开实施例提供的一种发光二极管芯片的俯视图。如图3所示，第一焊点块51和第二焊点块52均为矩形块，增大面积，便于导电。且在钝化层40的表面上，第一焊点块51和第二焊点块52间隔分布。
50.本公开实施例中，第一半导体层21和第二半导体层23中的一个为p型层，第一半导体层21和第二半导体层23中的另一个为n型层。
51.作为一种示例，第一半导体层21为n型层，第一电极31为n型电极。第二半导体层23
为p型层，第二电极32为p型电极。
52.可选地，第一半导体层21为n型algainp层。n型algainp层的厚度可为0.5μm至3μm。
53.可选地，多量子阱层22包括交替生长的algainp量子阱层和algainp量子垒层，algainp量子阱层和algainp量子垒层中al的含量不同。其中，多量子阱层22可以包括交替层叠的3至8个周期的algainp量子阱层和algainp量子垒层。
54.作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的algainp量子阱层和algainp量子垒层。
55.可选地，多量子阱层22的厚度可以为150nm至200nm。
56.可选地，第二半导体层23为掺铟的p型alinp层。p型alinp层的厚度可为0.5μm至3μm。
57.可选地，周围部分42可以是分布式布拉格反射镜(distributed bragg reflection，简称dbr)层，dbr层包括多个周期性交替层叠的sio2层和tio2层。且dbr层的周期数可以在20至50之间。例如，dbr层的周期数为32。
58.其中，dbr层中sio2层的厚度可以是800埃至1200埃，tio2层的厚度可以是500埃至900埃。
59.dbr层除了具有钝化作用外，还用于将从多量子阱层22射向周围部分42的光反射至基板10，提高出光效果。
60.可选地，第一子层411的厚度为3.8μm至4.2μm。
61.其中，第一子层411的厚度大于第二子层412的厚度。而顶针部分41是用于分拣芯片时，与顶针接触的区域。通过将第一子层411的厚度设置在上述范围内，可以保证第一子层411厚度较大，而厚度大的氮化硅层的韧性和强度都很高，所以第一子层411能较好地阻挡顶针的冲击。
62.示例性地，第一子层411的厚度为4μm。
63.可选地，第二子层412的厚度为0.4μm至0.6μm。通过将第二子层412的厚度设置在上述范围内，避免第二子层412的厚度过大，而降低第二子层412的生长速度，影响第二子层412地快速生长；且还能避免第二子层412的厚度过小，而起不到提升顶针和顶针部分41之间粗糙度的作用。
64.示例性地，第二子层412的厚度为0.5μm。
65.可选地，如图2所示，顶针部分41还包括光线引导层413，光线引导层413位于氮化硅层410靠近发光结构20的一面；光线引导层413用于将由光线引导层413靠近发光结构20的表面入射的光线反射至周围部分42。
66.上述实现方式中，通过设置光线引导层413可以有效地把入射至顶针部分41的光子朝周围部分42转移，从而避免光子进入到第一子层411以被吸收，提升发光二极管芯片的发光效果。
67.示例性地，光线引导层413的厚度为1.5μm至2.5μm。
68.通过将光线引导层413的厚度设置在上述范围内，避免光线引导层413的厚度过大，而增大制作成本；且还能避免光线引导层413的厚度过小，而起不到将光子引导至周围部分42的作用。
69.示例性地，光线引导层413的厚度为2μm。
70.图4是本公开实施例提供的一种光线引导层413的结构示意图。如图4所示，光线引导层413包括依次层叠的第一氧化硅层414、金属层415和第二氧化硅层416。
71.图5是本公开实施例提供的一种第一氧化硅层414的示意图。如图5所示，第一氧化硅层414远离基板10的表面具有凸起结构417。
72.如图5所示，凸起结构417为间隔分布在第一氧化硅层414上的板状凸起，并且，在板状凸起的表面还具有附着有金属层415，这样光线入射到第一氧化硅层414后，就能在板状凸起位置发生反射，以将光线向周围部分42引导，避免光子进入到第一子层411以被吸收，提升发光二极管芯片的发光效果。
73.可选地，金属层415为al层，金属层415的厚度为1500埃至2500埃。
74.由于金属铝具有良好的反射性能，因而采用金属铝作为金属层415，能有效提升金属层415的发光效果，让绝大部分入射到第一氧化硅层414的光线能在板状凸起位置发生反射，以将光线向周围部分42引导。
75.示例性地，金属层415的厚度为1000埃。
76.可选地，光线引导层413还包括cr层418，cr层418位于第一氧化硅层414和金属层415之间。
77.由于金属铬具有良好的粘附性能，因而采用cr层418连接第一氧化硅层414和金属层415，能有效提升第一氧化硅层414和金属层415之间的连接紧密性。
78.可选地，cr层418的厚度为30埃至100埃。
79.通过将cr层418的厚度设置在上述范围内，避免cr层418的厚度过大，而增大制作成本；且还能避免cr层418的厚度过小，而起不到第一氧化硅层414和金属层415的作用。
80.示例性地，cr层418的厚度为50埃。
81.图6是本公开实施例提供的一种改善分拣损伤的发光二极管芯片的制备方法的流程图。该方法用于制备图1所示的发光二极管芯片。如图6所示，该制备方法包括：
82.s11：提供一基板10。
83.s12：在基板10上依次形成发光结构20，并在发光结构20上远离基板10的表面制作第一电极31和第二电极32。
84.s13：在发光结构20远离基板10的表面形成钝化层40。
85.其中，钝化层40覆盖第一电极31和第二电极32，钝化层40具有的顶针部分41和周围部分42，周围部分42围绕顶针部分41，且周围部分42覆盖第一电极31和第二电极32，顶针部分41位于第一电极31和第二电极32之间，顶针部分41包括氮化硅层410，氮化硅层410远离基板10的表面的粗糙度高于周围部分42远离基板10的表面的粗糙度。
86.该种制备方法制备的发光二极管芯片包括层叠在基板10上的发光结构20，在发光结构20上还具有第一电极31和第二电极32，并且，发光结构20远离基板10的表面还设有钝化层40。其中，钝化层40具有相连顶针部分41和周围部分42，周围部分42围绕顶针部分41，顶针部分41包括层叠在发光结构20的表面上的氮化硅层410。由于顶针部分41是用于分拣芯片时，钝化层40上与顶针接触的区域的是一整层的氮化硅层410，即氮化硅层410厚度较大，且厚度大的氮化硅层410的韧性和强度都很高，所以氮化硅层410能较好地阻挡顶针的冲击；同时，氮化硅层410远离基板10的表面的粗糙度要高于钝化层40的顶面的粗糙度，所以，氮化硅层410与顶针接触的表面较为粗糙，以有效防止顶针朝周围部分滑动，保证顶针
在分选时始终都是与顶针部分41接触，从而获得良好的耐冲击效果。
87.如图7所示，在步骤s12中，生长的发光结构20的过程可以包括：首先，在gaas衬底11上生长的第二半导体层23。
88.示例性地，第二半导体层23为掺铟的p型alinp层。p型alinp层的厚度可为0.5μm至3μm。
89.如图7所示，生长的第二半导体层23之后，在第二半导体层23上生长多量子阱层22。
90.其中，多量子阱层22包括交替生长的algainp量子阱层和algainp量子垒层，algainp量子阱层和algainp量子垒层中al的含量不同。其中，多量子阱层22可以包括交替层叠的3至8个周期的algainp量子阱层和algainp量子垒层。
91.作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的algainp量子阱层和algainp量子垒层。
92.可选地，多量子阱层22的厚度可以为150nm至200nm。
93.如图7所示，生长多量子阱层22之后，在多量子阱层22上生长第一半导体层21。
94.其中，第一半导体层21为n型algainp层。n型algainp层的厚度可为0.5μm至3μm。
95.其中，步骤s12中，在生长第二半导体层23前还可以先生长gaas层和腐蚀截止层，且在生长多量子阱层22之前可以生长alinp载流子限制层。
96.在生长第一半导体层21之后还可以生长gap窗口层，其中，gap窗口层的厚度为2μm至5μm。
97.示例性地，gap窗口层的厚度为3μm。
98.在步骤s12之后还包括：键合基板10和发光结构20。具体可以包括：在发光结构20的第一半导体层21的表面涂布液体氧化硅；控制固化温度为250℃至350℃，固化液体氧化硅以形成键合层。并且，在将发光结构20键合在基板10上后，去除gaas衬底11。
99.示例性地，键合温度可以是300℃。
100.本公开实施例中，键合基板10和发光结构20，可以继续形成完整的发光结构20。
101.首先，在第二半导体层23的表面刻蚀露出第一半导体层21的凹槽24。
102.如图8所示，具体可以包括：采用干法刻蚀的方式将第二半导体的部分区域刻除，并刻蚀至露出第一半导体层21。刻蚀深度为1μm至2μm，例如，刻蚀1.5μm。
103.在刻蚀凹槽24之后，可以在第一半导体层21上形成第一电极31，在第二半导体层23上形成第二电极32。
104.其中，形成第一电极31和第二电极32可以包括：采用负胶剥离的方式分别加工第一电极31和第二电极32。
105.如图8所示，第二电极32位于在第二半导体层23的表面，第一电极31位于凹槽24的底面。
106.其中，第一电极31以金铍为主体成分，第二电极32以金锗为基层材料蒸镀，金锗合金蒸发时也需要保证蒸发的功率，避免蒸发时间超过5秒钟，以防止合金成分的偏离，并进行退火。
107.在形成第一电极31和第二电极32后，可以刻穿发光结构20，然后制作量子阱保护结构，首先制作保护负胶光刻图案并得到竖直面的刻蚀，然后利用正胶形成倾斜面的刻蚀，
最后在竖直面上利用倾斜放置圆片获得铝层的附着，量子阱保护结构的深度要根据最后的减薄厚度进行对应的调整，调整的目标是能够最大程度的阻挡激光光子。
108.步骤s13中，如图1所示，制作钝化层40时，先制作顶针部分41，顶针部分41包括依次层叠在发光结构20的表面上的光线引导层413和氮化硅层410，氮化硅层410包括依次层叠在发光结构20的表面上的第一子层411和第二子层412，第一子层411的致密度高于第二子层412的致密度。
109.顶针部分41的制备方式可以包括以下几步：
110.第一步，在发光结构20的表面形成光线引导层413。
111.其中，光线引导层413包括第一氧化硅层414、金属层415和第二氧化硅层416。第一氧化硅层414远离基板10的表面具有凸起结构417，金属层415位于第一氧化硅层414且覆盖凸起结构417。参见图4，第二氧化硅层416覆盖金属层415。
112.如图5所示，凸起结构417为间隔分布在第一氧化硅层414上的板状凸起，并且，在板状凸起的表面还具有附着有金属层415，这样光线入射到第一氧化硅层414后，就能在板状凸起位置发生反射，以将光线向周围部分42引导，避免光子进入到第一子层411以被吸收，提升发光二极管芯片的发光效果。
113.其中，凸起结构417可以是采用刻蚀的方式在第一子层411上形成的板状结构。金属层415则是在刻蚀后蒸镀附着在第一子层411上的膜层。
114.可选地，金属层415为al层，金属层415的厚度为1500埃至2500埃。示例性地，金属层415的厚度为1000埃。
115.可选地，光线引导层413还包括cr层418，cr层418位于第一氧化硅层414和金属层415之间。
116.可选地，cr层418的厚度为30埃至100埃。示例性地，cr层418的厚度为50埃。
117.第二步，在光线引导层413上形成第一子层411。
118.其中，第一子层411的厚度为3.8μm至4.2μm。示例性地，第一子层411的厚度为4μm。第一子层411的生长速度可以是20埃/s。
119.第三步，在第一子层411上形成第二子层412。
120.其中，第二子层412的厚度为0.4μm至0.6μm。示例性地，第二子层412的厚度为0.5μm。
121.第三步中，第二子层412的生长速度不小于100埃/s。示例性地，第二子层412的生长速度为200埃/s。
122.在制作完成顶针部分41后，再制作周围部分42，周围部分42可以是分布式布拉格反射镜层，分布式布拉格反射镜层可以是dbr层，dbr层包括多个周期性交替层叠的sio2层和tio2层。且dbr层的周期数可以在20至50之间。例如，dbr层的周期数为32。
123.其中，dbr层中sio2层的厚度可以是800埃至1200埃，tio2层的厚度可以是500埃至900埃。
124.形成分布式布拉格反射镜层后，制备方法还可以包括：在分布式布拉格反射镜层远离基板10的表面形成通孔421，一个通孔421延伸至第一电极31，另一个通孔421延伸至第二电极32。
125.步骤s13之后，在钝化层40的表面采用光刻的方式形成第一焊点块51，使得第一焊
点块51通过一个通孔421与第一电极31连接；然后，在钝化层40的表面采用光刻的方式形成第二焊点块52，使得第二焊点块52通过另一个通孔421与第二电极32连接。
126.在形成焊点块时，采用大角度镀锅进行处理，这样利于金属材料更好的进入通孔421的锯齿状的侧壁中。
127.最后，可以对蓝宝石进行隐形切割划裂，隐形切割划裂可以较好的减少亮度的损失。然后，测试得到发光二极管芯片。
128.以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
技术特征：1.一种改善分拣损伤的发光二极管芯片，其特征在于，所述发光二极管芯片包括：基板(10)、发光结构(20)、第一电极(31)、第二电极(32)和钝化层(40)；所述发光结构(20)层叠于所述基板(10)上，所述第一电极(31)和所述第二电极(32)位于所述发光结构(20)远离所述基板(10)的表面，所述钝化层(40)位于所述发光结构(20)远离所述基板(10)的表面，所述钝化层(40)包括相连的顶针部分(41)和周围部分(42)，所述周围部分(42)围绕所述顶针部分(41)，且所述周围部分(42)覆盖所述第一电极(31)和所述第二电极(32)，所述顶针部分(41)位于所述第一电极(31)和所述第二电极(32)之间；所述顶针部分(41)包括氮化硅层(410)，所述氮化硅层(410)远离所述基板(10)的表面的粗糙度高于所述周围部分(42)远离所述基板(10)的表面的粗糙度。2.根据权利要求1所述的发光二极管芯片，其特征在于，所述氮化硅层(410)包括依次层叠在所述发光结构(20)的表面上的第一子层(411)和第二子层(412)，所述第一子层(411)的致密度高于所述第二子层(412)的致密度，所述第一子层(411)的厚度大于所述第二子层(412)的厚度。3.根据权利要求2所述的发光二极管芯片，其特征在于，所述第一子层(411)的厚度为3.8μm至4.2μm，所述第二子层(412)的厚度为0.4μm至0.6μm。4.根据权利要求1所述的发光二极管芯片，其特征在于，所述顶针部分(41)还包括光线引导层(413)，所述光线引导层(413)位于所述氮化硅层(410)靠近所述发光结构(20)的一面；所述光线引导层(413)用于将由所述光线引导层(413)靠近所述发光结构(20)的表面入射的光线反射至所述周围部分(42)。5.根据权利要求4所述的发光二极管芯片，其特征在于，所述光线引导层(413)包括依次层叠的第一氧化硅层(414)、金属层(415)和第二氧化硅层(416)，所述第一氧化硅层(414)远离所述基板(10)的表面具有凸起结构(417)。6.根据权利要求5所述的发光二极管芯片，其特征在于，所述金属层(415)为al层，所述金属层(415)的厚度为1500埃至2500埃。7.根据权利要求5所述的发光二极管芯片，其特征在于，所述光线引导层(413)还包括cr层(418)，所述cr层(418)位于所述第一氧化硅层(414)和所述金属层(415)之间。8.根据权利要求7所述的发光二极管芯片，其特征在于，所述cr层(418)的厚度为30埃至100埃。9.一种改善分拣损伤的发光二极管芯片的制备方法，其特征在于，所述制备方法包括：提供一基板；在所述基板上生长发光结构，并在所述发光结构上远离所述基板的表面制作第一电极和第二电极；在所述发光结构远离所述基板的表面形成钝化层，所述钝化层覆盖所述第一电极和所述第二电极，所述钝化层具有相连的顶针部分和周围部分，且所述周围部分覆盖所述第一电极和所述第二电极，所述顶针部分位于所述第一电极和所述第二电极之间，所述顶针部分包括氮化硅层，所述氮化硅层远离所述基板的表面的粗糙度高于所述周围部分远离所述基板的表面的粗糙度。10.根据权利要求9所述的制备方法，其特征在于，所述氮化硅层包括依次层叠在所述
发光结构的表面上的第一子层和第二子层；所述第一子层的生长速度小于所述第二子层的生长速度，所述第二子层的生长速度不小于100埃/s，所述第一子层的厚度为3.8μm至4.2μm，所述第二子层的厚度为0.4μm至0.6μm。
技术总结本公开提供了一种改善分拣损伤的发光二极管芯片及其制备方法，属于光电子制造技术领域。该发光二极管芯片包括：基板、发光结构、第一电极、第二电极和钝化层；发光结构层叠于基板上，第一电极和第二电极位于发光结构远离基板的表面，钝化层位于发光结构远离基板的表面，钝化层包括相连的顶针部分和周围部分，周围部分围绕顶针部分，且周围部分覆盖第一电极和第二电极，顶针部分位于第一电极和第二电极之间；顶针部分包括氮化硅层，氮化硅层远离基板的表面的粗糙度高于周围部分远离基板的表面的粗糙度。本公开实施例能改善分选芯片时芯片的外延结构易被顶裂的问题。片的外延结构易被顶裂的问题。片的外延结构易被顶裂的问题。
技术研发人员：兰叶 王江波 朱广敏
受保护的技术使用者：华灿光电（浙江）有限公司
技术研发日：2022.05.05
技术公布日：2022/11/1
