一种结势垒肖特基二极管及其制作方法和应用
【技术领域】
1.本技术涉及电力电子器件技术领域，尤其涉及一种结势垒肖特基二极管及其制作方法和应用。
背景技术：2.相关技术中，jbs(junction barrier schottky，结势垒肖特基)二极管通常包括衬底、缓冲层、外延层、场限环区、主结区、原胞区、金属势垒区和阳极金属；其中，原胞区包括多个相互间隔的p+区，而任意两个相邻的p+区之间的区域即为金属势垒区的一部分。jbs二极管的原胞区与终端结构(即场限环区)在设计时需要相互匹配，同时由于制作工艺的局限性，导致jbs二极管在正向特性、反向漏电流、雪崩耐量、浪涌电流、功耗等方面均存在较大的不足，这将极大地限制jbs二极管的应用范围。
3.因此，有必要对上述jbs二极管的结构进行改进。
技术实现要素：4.本技术提供了一种结势垒肖特基二极管及其制作方法和应用，旨在解决相关技术中jbs二极管的反向漏电流较高的问题。
5.为了解决上述技术问题，本技术实施例第一方面提供了一种结势垒肖特基二极管，包括衬底，所述衬底的表面相对的两侧分别设置有原胞区和p+场限环区，所述衬底的表面位于所述原胞区与所述p+场限环区之间的位置还设置有p+主结区，所述原胞区、所述p+主结区与所述p+场限环区相互间隔；
6.所述原胞区包括多个相互间隔的p+区，靠近所述p+主结区的所述p+区与所述p+主结区之间，以及任意两个相邻所述p+区之间均形成有金属势垒区，单个所述p+区在预设方向上的宽度与单个所述金属势垒区在所述预设方向上的宽度之比为0.45～0.5；其中，所述预设方向为自所述原胞区指向所述p+场限环区的方向。
7.本技术实施例第二方面提供了一种结势垒肖特基二极管的制作方法，包括：
8.获取衬底；
9.以光刻胶作为掩蔽层，在所述衬底的表面注入形成未被激活的原胞区、p+场限环区和p+主结区；其中，所述原胞区与所述p+场限环区分别位于所述衬底表面相对的两侧，所述p+主结区位于所述衬底表面所述原胞区与所述p+场限环区之间的位置，所述原胞区、所述p+主结区与所述p+场限环区相互间隔；所述原胞区包括多个相互间隔的p+区，靠近所述p+主结区的所述p+区与所述p+主结区之间，以及任意两个相邻所述p+区之间均形成有金属势垒区，单个所述p+区在预设方向上的宽度与单个所述金属势垒区在所述预设方向上的宽度之比为0.45～0.5，所述预设方向为自所述原胞区指向所述p+场限环区的方向；
10.通过碳膜保护下的高温离子激活工艺对所述原胞区、所述p+场限环区和所述p+主结区进行离子激活。
11.本技术实施例第三方面提供了一种本技术实施例第一方面所述的结势垒肖特基
二极管在电力电子设备中的应用。
12.从上述描述可知，与相关技术相比，本技术的有益效果在于：
13.以衬底、原胞区、p+场限环区和p+主结区构成结势垒肖特基二极管，并且设置原胞区包括多个相互间隔的p+区，以在靠近p+主结区的p+区与p+主结区之间，以及任意两个相邻p+区之间均形成金属势垒区，同时设置单个p+区在预设方向(自原胞区指向p+场限环区的方向)上的宽度与单个金属势垒区在预设方向上的宽度之比为0.45～0.5。可以理解的是，传统jbs二极管并没有考虑到单个p+区与单个金属势垒区之间的宽度比例，并且其p+区、金属势垒区的宽度还需要与终端结构(即场限环)的宽度相适应，这就导致其金属势垒区的漏电流较大，二极管的正向特性也不佳，而本技术充分考虑了单个p+区与单个金属势垒区之间的宽度比例，即设置单个p+区与单个金属势垒区之间的宽度比例为0.45～0.5，从而提升了金属势垒区的屏蔽效果，使得结势垒肖特基二极管能够具有超低的反向漏电流。
【附图说明】
14.为了更清楚地说明相关技术或本技术实施例中的技术方案，下面将对相关技术或本技术实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，而并非是全部实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
15.图1为传统jbs二极管的结构示意图；
16.图2为本技术实施例提供的结势垒肖特基二极管的结构示意图；
17.图3为本技术实施例提供的结势垒肖特基二极管的制作方法的流程示意图。
【具体实施方式】
18.为了使本技术的目的、技术方案以及优点更加的明显和易懂，下面将结合本技术实施例以及相应的附图，对本技术进行清楚、完整地描述，其中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。应当理解的是，下面所描述的本技术的各个实施例仅仅用以解释本技术，并不用于限定本技术，也即基于本技术的各个实施例，本领域的普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。此外，下面所描述的本技术的各个实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
19.jbs(junction barrier schottky，结势垒肖特基)二极管被广泛应用于各种电力电子设备，比如太阳能逆变器、新能源汽车充电器、开关电源、储能设备和高频电源转换器等。在太阳能逆变器中，jbs二极管对开关转换速度、能耗等方面均有很大的改善；在新能源汽车充电器中，jbs二极管除了可以保证标称电压和峰值电压的安全裕度以外，还可以进一步提升充电器的空间利用率，降低充电器的重量；在高频电源转换器中，jbs二极管更是有着转换快速、零恢复及无关于温度等优良特性。近些年来，随着电力电子技术的不断完善和发展，也对jbs二极管的各种性能提出了更高的要求，比如储能设备对jbs二极管漏电方面的要求不断提升。
20.相关技术中，可以参阅图1，图1为传统jbs二极管的结构示意图。传统jbs二极管通常包括衬底1
′
、缓冲层2
′
、外延层3
′
、场限环区4
′
、主结区5
′
、原胞区6
′
、金属势垒区7
′
和阳
极金属8
′
；其中，原胞区6
′
包括多个相互间隔的p+区9
′
，而任意两个相邻的p+区9
′
之间的区域即为金属势垒区7
′
的一部分。传统jbs二极管的反向电压较低、漏电较大，从而缩小了其应用范围，因此为了扩大其应用范围，提升jbs二极管的耐压水平、减小jbs二极管的漏电便成为了优化和改善jbs二极管的研究方向，比如在原胞区6
′
中嵌入p+区9
′
的目的便是为了提升jbs二极管的耐压水平。此外，jbs二极管终端边缘电场比较集中，降低了jbs二极管的耐压、增大了jbs二极管的漏电，从而导致jbs二极管的功能特性变差或被击穿，进而导致jbs二极管失效的情况时有发生，此时需要在jbs二极管的终端采用保护技术，以达到降低jbs二极管终端边缘的表面电场强度，提高jbs二极管耐压水平的目的；其中，jbs二极管终端所采用的保护技术与材料、外延层3
′
的厚度及离子掺杂浓度、二极管本身结构等均有很大的相关性。jbs二极管的正、反向特性是影响功率损耗的主要因素之一，jbs二极管的正向压降是二极管工作时的主要因子，其主要贡献于导通损耗，那么这就产生了jbs二极管的反向耐压与正向压降之间的矛盾。从物理结构来看，传统jbs二极管中p+区9
′
及金属势垒区7
′
的结构、尺寸，以及两者之间的比例均是jbs二极管静态、动态参数的主要影响因素；从制作工艺来看，传统jbs二极管中pn结的结深、金属势垒区7
′
的金属材料、退火工艺等也会对jbs二极管的特性产生较大的影响。结合本段所述，传统jbs二极管的原胞区6
′
与终端结构(即场限环区4
′
)在设计时需要相互匹配，同时由于制作工艺的局限性，导致jbs二极管在正向特性、反向漏电流、雪崩耐量、浪涌电流、功耗等方面均存在较大的不足，这将极大地限制jbs二极管的应用范围。为此，本技术实施例提供了一种结势垒肖特基二极管，该结势垒肖特基二极管可以应用于各种电力电子设备，比如太阳能逆变器、新能源汽车充电器、开关电源、储能设备和高频电源转换器等。
21.请参阅图2，图2为本技术实施例提供的结势垒肖特基二极管的结构示意图。本技术实施例提供的结势垒肖特基二极管包括衬底10，衬底10的表面相对的两侧分别设置有原胞区20和p+场限环区30，衬底10的表面位于原胞区20与p+场限环区30之间的位置还设置有p+主结区40，且原胞区20、p+主结区40与p+场限环区30相互间隔。具体地，原胞区20包括多个相互间隔的p+区21，靠近p+主结区40的p+区21与p+主结区40之间，以及任意两个相邻的p+区21之间均形成有金属势垒区22，且单个p+区21在预设方向上的宽度与单个金属势垒区22在预设方向上的宽度之比为0.45～0.5；其中，预设方向为自原胞区20指向p+场限环区30的方向，p+主结区40可以被看作原胞区20中p+区21的扩展区，金属势垒区22同时也是原胞区20(即其中的p+区21)和p+主结区40的欧姆接触区。在本文中，金属势垒区22的金属厚度可以为p+场限环区30、p+主结区40和原胞区20的结深可以均为1～1.5μm，当然此处的厚度和结深仅作为一种优选，本技术实施例对此不做唯一限定。
22.本技术实施例以衬底10、原胞区20、p+场限环区30和p+主结区40构成结势垒肖特基二极管，并且设置原胞区20包括多个相互间隔的p+区21，以在靠近p+主结区40的p+区21与p+主结区40之间，以及任意两个相邻的p+区21之间均形成金属势垒区22，同时设置单个p+区21在预设方向(自原胞区20指向p+场限环区30的方向)上的宽度与单个金属势垒区22在预设方向上的宽度之比为0.45～0.5。可以理解的是，传统jbs二极管并没有考虑到单个p+区9
′
与单个金属势垒区7
′
之间的宽度比例，并且其p+区9
′
、金属势垒区7
′
的宽度还需要与终端结构(即场限环区4
′
中的场限环)的宽度相适应，这就导致其金属势垒区7
′
的漏电流较大，二极管的正向特性也不佳，而本技术实施例充分考虑了单个p+区21与单个金属势垒区
22之间的宽度比例，即设置单个p+区21与单个金属势垒区22之间的宽度比例为0.45～0.5，从而提升了金属势垒区22的屏蔽效果，使得结势垒肖特基二极管能够具有超低的反向漏电流。
23.作为一种实施方式，仍然参阅图2，p+场限环区30可以包括多个相互间隔的p+场限环31，p+场限环区30在预设方向上的宽度保持不变，p+主结区40与靠近p+主结区40的p+场限环31之间的距离，以及多个p+场限环31之间的距离沿预设方向呈递增趋势。比如，p+场限环区30包括5个p+场限环31，这5个p+场限环31分别以a、b、c、d和e表示，而且a～e沿预设方向依次设置，另以ab表示a与b之间的距离，bc表示b与c之间的距离，cd表示c与d之间的距离，de表示d与e之间的距离，aa表示p+主结区40与a之间的距离，那么便有de＞cd＞bc＞ab＞aa。
24.在一个具体实现中，p+场限环区30在预设方向上的宽度保持3.8μm不变，p+主结区40与靠近p+主结区40的p+场限环31之间的距离，以及多个p+场限环31之间的距离沿预设方向在1.2～3.2μm内递增。此处，仍然沿用前段所给出的示例，ae(a与e之间的距离)便为3.8μm，而aa可以为1.2μm，ab可以为1.8μm，bc可以为2.2μm，cd可以为2.6μm，de可以为3.2μm。
25.应当理解的是，本实施方式仅作为本技术实施例的优选实现，其并非是对p+场限环区30的唯一限定；对此，本领域技术人员可以在本技术实施例的基础上，根据实际应用场景进行灵活设定。
26.作为一种实施方式，仍然参阅图2，衬底10可以采用双基区的结构，即衬底10可以包括n+衬底层11、n型缓冲层12和n-外延层13；其中，n型缓冲层12覆于n+衬底层11的表面，n-外延层13覆于n型缓冲层12的表面，且n+衬底层11、n型缓冲层12和n-外延层13的材料均为碳化硅。
27.在一个具体实现中，n型缓冲层12的厚度可以为0.5～1μm，离子掺杂浓度可以为0.9e18～1.1e18。而n-外延层13的厚度可以为6～7μm，离子掺杂浓度可以为1e16～2e16。由此可见，不管是厚度还是离子掺杂浓度，n-外延层13均高于n型缓冲层12。
28.应当理解的是，本实施方式仅作为本技术实施例的优选实现，其并非是对衬底10的唯一限定；对此，本领域技术人员可以在本技术实施例的基础上，根据实际应用场景进行灵活设定。
29.在一些实施例中，本技术实施例提供的结势垒肖特基二极管除了包括衬底10(由n+衬底层11、n型缓冲层12和n-外延层13构成)、原胞区20(由多个p+区21构成)、p+场限环区30、p+主结区40和金属势垒区22以外，还可以包括本领域内结势垒肖特基二极管中所设置的其它常见结构，比如覆于衬底10的表面(即n-外延层13的表面)且位于原胞区20、p+主结区40之上的阳极金属50，当然还可以包括阴极金属，本实施例在此不再一一列举。此外，还需要说明的是，由于金属势垒区22同时也是原胞区20(即其中的p+区21)和p+主结区40的欧姆接触区，所以阳极金属50与n-外延层13(具体地，为原胞区20及p+主结区40)之间会额外形成一层用于欧姆接触、势垒接触的金属层60。
30.请参阅图3，图3为本技术实施例提供的结势垒肖特基二极管的制作方法的流程示意图。本技术实施例还提供了一种结势垒肖特基二极管的制作方法，用以制作本技术实施例提供的结势垒肖特基二极管，且该结势垒肖特基二极管的制作方法包括如下步骤301至303。
31.步骤301、获取衬底。
32.在本技术实施例中，制作结势垒肖特基二极管时，需要做一些前期的准备工作，即获取衬底10；其中，衬底10可以由前文所示出的n+衬底层11、n型缓冲层12和n-外延层13构成。
33.步骤302、以光刻胶作为掩蔽层，在衬底的表面注入形成未被激活的原胞区、p+场限环区和p+主结区。
34.在本技术实施例中，衬底10准备完成后，还需要以光刻胶作为掩蔽层，在衬底10的表面注入形成未被激活的原胞区20、p+场限环区30和p+主结区40；其中，原胞区20与p+场限环区30分别位于衬底10表面相对的两侧，p+主结区40位于衬底10表面原胞区20与p+场限环区30之间的位置，原胞区20、p+主结区40与p+场限环区30相互间隔。具体地，原胞区20包括多个相互间隔的p+区21，靠近p+主结区40的p+区21与p+主结区40之间，以及任意两个相邻的p+区21之间均形成有金属势垒区22，单个p+区21在预设方向上的宽度与单个金属势垒区22在预设方向上的宽度之比为0.45～0.5；其中，预设方向为自原胞区20指向p+场限环区30的方向。
35.步骤303、通过碳膜保护下的高温离子激活工艺对原胞区、p+场限环区和p+主结区进行离子激活。
36.在本技术实施例中，于衬底10的表面注入形成未被激活的原胞区20、p+场限环区30和p+主结区40后，还需要通过碳膜保护下的高温离子激活工艺对原胞区20、p+场限环区30和p+主结区40进行离子激活。
37.为了清楚地理解本技术实施例提供的结势垒肖特基二极管的制作方法，下面将通过一个具体的实例对结势垒肖特基二极管的制作方法进行辅助理解，此实例如下：
38.1、碳化硅晶圆初始清洗氧化，进行场氧生长，厚度为
39.2、进行涂胶、光刻、显影工艺，形成p+场限环区30、p+主结区40及原胞区20的场氧待刻蚀区；
40.3、进行场氧湿法腐蚀工艺，形成p+场限环区30、p+主结区40及原胞区20的待离子注入区；
41.4、去胶腐蚀，并进行碳化硅晶圆清洗；
42.5、p+场限环区30、p+主结区40及原胞区20的铝离子高温注入，注入剂量为5e13～8e14/cm2，注入温度为500℃，形成未被激活的p+场限环区30、p+主结区40及原胞区20；
43.6、去除所有氧化层并进行硅片清洗；
44.7、涂布光刻胶进行碳膜(用作保护层)制作，厚度为2μm；
45.8、碳膜退火，温度为800～820℃，时长为20～30min，气体为氮气；
46.9、高温离子激活，温度为1750～1850℃，时长为30min，气体为氩气；
47.10、碳膜去除，温度为800℃，时长为115～130min，气体为氧气；
48.11、碳化硅晶圆无机和有机清洗；
49.12、进行场氧生长，厚度为
50.13、背面(即n+衬底层11远离n型缓冲层12的一侧)欧姆接触金属的制备，钛的厚度为镍的厚度为
51.14、rtp退火，温度为1050～100℃，时长为200～220s，气体为氮气；
52.15、碳化硅晶圆表面涂胶、前烘；
53.16、金属电极掩膜版曝光、烘烤；
54.17、碳化硅晶圆泛曝光、显影；
55.18、溅射金属，钛的厚度为
56.19、电子束蒸发铝电极，厚度为4～5μm；
57.20、金属钛和铝的剥离；
58.21、金属合金，温度为450℃，时长为60min；
59.22、涂覆聚酰亚胺及聚酰亚胺光刻，形成电极pad区域；
60.23、聚酰亚胺高温固化，温度为350～400℃，时长为60～80min；
61.24、背面金属蒸镀，金属以下至上分别为钛(厚度为)、ni(厚度为)、银(厚度为)。
62.可以理解的是，在上述步骤1～24中，步骤1～5用于形成未被激活的原胞区20、p+场限环区30和p+主结区40，步骤6～10用于对未被激活的原胞区20、p+场限环区30和p+主结区40进行高温离子激活，步骤11～24用于形成结势垒肖特基二极管的其它常见结构，比如阳极金属50等。
63.综合前文所述，本技术实施例提供了一种结势垒肖特基二极管，其采用了均匀离子掺杂的n型缓冲层12、原胞区20(包括多个相互间隔的p+区21)、p+主结区40(作为原胞区20中p+区21的扩展区)、p+场限环区30(包括多个相互间隔的p+场限环31)、金属势垒区22(作为p+主结区及p+区21的欧姆接触区)、金属表面电极(即阳极金属50)及用于欧姆接触、势垒接触的金属层60的器件结构，同时优化了原胞区20中p+区21与金属势垒区22之间的比例，使得高压的碳化硅jbs二极管具备了反向工作时的耐压要求，同时又具备优良的正向特性和反向漏电流超低的特征，这为产品应用于储能领域奠定了坚实的基础，拓展了jbs二极管的应用范围。此外，在制作方法中，除了需要考虑金属势垒区所采用的金属的选择和工艺条件以外，高温离子注入环节也是需要被关注的重要环节，比如p+区21的工艺注入条件可能导致jbs二极管的反向特性不佳，会限制jbs二极管在微功耗领域的应用，即会减弱jbs二极管对反向电流的抑制能力，而本技术实施例利用碳化硅高温注入的特点，使用无遮挡的离子注入工艺和超高温的退火工艺，制作出了特性优良的jbs二极管，同时简化了工艺步骤，缩短了工艺周期，使得jbs二极管的制造成本更低，从而满足了规模化生产的需求。
64.本技术实施例通过光刻胶作为掩蔽层，实现了在均匀离子掺杂的n-外延层13上分别进行局部、零度角的无遮挡离子注入工艺，而且同时进行了退火后的碳膜保护下的高温离子激活，其结果是形成了p型重掺杂的原胞区20、p+场限环区30和p+主结区40。在传统jbs二极管的制作方法中，原胞区6
′
与终端结构(即场限环区4
′
)普遍采用的是氧化层阻挡、注入角度非零的工艺；在传统jbs二极管的物理结构方面，其原胞区6
′
与金属势垒区7
′
之间的宽度比例并没有考虑最佳的组合方式，且原胞区6
′
中的p+区9
′
及金属势垒区7
′
的宽度还需要与场限环区4
′
中的场限环相适应，其结果是在原胞区6
′
中金属势垒区7
′
的漏电较大，二极管的正向特性也没有达到最佳。但是，在本技术实施例中，充分考虑了原胞区20中p+区21与金属势垒区22之间的宽度比例可能对jbs二极管所带来的影响，同时由于不需要考虑少
数载流子效应，所以实行原胞区20与p+场限环区30同步注入形成的步骤，以此来简化工艺步骤。
65.本技术实施例为了减少jbs二极管的正向压降，降低jbs二极管的导通损耗，选择了特定离子掺杂浓度和厚度的n-外延层13。本技术实施例通过金属势垒区22的独特制作工艺来降低jbs二极管的接触电阻，从而进一步降低了jbs二极管的导通功耗。虽然碳化硅jbs二极管与其它硅器件相比几乎不存在反向恢复时间，但是本技术实施例中p+区21的离子注入工艺可以有效地抑制电流瞬变的发生，同时离子掺杂梯度越陡，p+区21注入的载流子越少，意味着关断损耗会越小；而且，p+区21的离子注入工艺还有利于欧姆接触特性的形成，从而达到降低正向压降并减少开通损耗的效果。在本技术实施例中，金属势垒区22的形成不需要独立的光刻版，其与电极铝的光刻版是同一块版，且为两次离子注入、一次退火而形成金属势垒区22和电极的工艺步骤，缩短了工艺周期，节省了制作成本。此外，本技术实施例还利用聚酰亚胺的负电特性，对终端处(即p+场限环区30处)的氧化层固定电荷和可动电荷进行抑制，稳定了jbs二极管的耐压属性，提高了jbs二极管的可靠性水平。
66.与传统jbs二极管相比，本技术实施例至少具有以下优点：通过原胞区20中p+区21与金属势垒区22之间的宽度比例设置为0.45-0.5，提升了对金属势垒区22的屏蔽效果，使得jbs二极管具有超低的反向漏电流；实行无遮挡、零度角的高温离子注入和超高温退火的模式，简化了工艺步骤，同时实现了耐压高、正向压降低的优良特性；利用聚酰亚胺的钝化特性，直接覆盖在芯片的表面，在保证产品原有的优良特性和可靠性以外，减少了光刻的次数，简化了工艺步骤，降低了制造成本，缩短了制造周期；本技术实施例具有形成金属势垒区22与p+区21的良好欧姆接触的独特方法，以及形成jbs二极管表面电极的制作方法，减少了光刻步骤和掩模版的使用，以及金属合金化的工艺，节约了制作成本，缩短了制造周期，并且jbs二极管具有较低的正向压降，较高的浪涌电流，从而减少jbs二极管的导通损耗，提升了jbs二极管的可靠性。
67.需要说明的是，本技术内容中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于产品类实施例而言，由于其与方法类实施例相似，所以描述的比较简单，相关之处参见方法类实施例的部分说明即可。
68.还需要说明的是，在本技术内容中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
69.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本技术内容。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本技术内容中所定义的一般原理可以在不脱离本技术内容的精神或范围的情况下，在其它实施例中实现。因此，本技术内容将不会被限制于本技术内容所示的这些实施例，而是要符合与本技术内容所公开的原理和新颖特点相一致的最宽的范围。
技术特征：1.一种结势垒肖特基二极管，包括衬底，其特征在于，所述衬底的表面相对的两侧分别设置有原胞区和p+场限环区，所述衬底的表面位于所述原胞区与所述p+场限环区之间的位置还设置有p+主结区，所述原胞区、所述p+主结区与所述p+场限环区相互间隔；所述原胞区包括多个相互间隔的p+区，靠近所述p+主结区的所述p+区与所述p+主结区之间，以及任意两个相邻所述p+区之间均形成有金属势垒区，单个所述p+区在预设方向上的宽度与单个所述金属势垒区在所述预设方向上的宽度之比为0.45～0.5；其中，所述预设方向为自所述原胞区指向所述p+场限环区的方向。2.如权利要求1所述的结势垒肖特基二极管，其特征在于，所述p+场限环区包括多个相互间隔的p+场限环，所述p+场限环区在所述预设方向上的宽度保持不变，所述p+主结区与靠近所述p+主结区的所述p+场限环之间的距离，以及多个所述p+场限环之间的距离沿所述预设方向呈递增趋势。3.如权利要求2所述的结势垒肖特基二极管，其特征在于，所述p+场限环区在所述预设方向上的宽度保持3.8μm不变，所述p+主结区与靠近所述p+主结区的所述p+场限环之间的距离，以及多个所述p+场限环之间的距离沿所述预设方向在1.2～3.2μm内递增。4.如权利要求1所述的结势垒肖特基二极管，其特征在于，所述衬底包括n+衬底层、n型缓冲层和n-外延层；其中，所述n型缓冲层覆于所述n+衬底层的表面，所述n-外延层覆于所述n型缓冲层的表面。5.如权利要求4所述的结势垒肖特基二极管，其特征在于，所述n型缓冲层的厚度为0.5～1μm、离子掺杂浓度为0.9e18～1.1e18。6.如权利要求4所述的结势垒肖特基二极管，其特征在于，所述n-外延层的厚度为6～7μm、离子掺杂浓度为1e16～2e16。7.如权利要求1所述的结势垒肖特基二极管，其特征在于，所述p+场限环区、所述p+主结区和所述原胞区的结深均为1～1.5μm。8.如权利要求1所述的结势垒肖特基二极管，其特征在于，所述金属势垒区的金属厚度为9.一种结势垒肖特基二极管的制作方法，其特征在于，包括：获取衬底；以光刻胶作为掩蔽层，在所述衬底的表面注入形成未被激活的原胞区、p+场限环区和p+主结区；其中，所述原胞区与所述p+场限环区分别位于所述衬底表面相对的两侧，所述p+主结区位于所述衬底表面所述原胞区与所述p+场限环区之间的位置，所述原胞区、所述p+主结区与所述p+场限环区相互间隔；所述原胞区包括多个相互间隔的p+区，靠近所述p+主结区的所述p+区与所述p+主结区之间，以及任意两个相邻所述p+区之间均形成有金属势垒区，单个所述p+区在预设方向上的宽度与单个所述金属势垒区在所述预设方向上的宽度之比为0.45～0.5，所述预设方向为自所述原胞区指向所述p+场限环区的方向；通过碳膜保护下的高温离子激活工艺对所述原胞区、所述p+场限环区和所述p+主结区进行离子激活。10.一种如权利要求1-8任一项所述的结势垒肖特基二极管在电力电子设备中的应用。
技术总结本申请提供了一种结势垒肖特基二极管及其制作方法和应用。其中，结势垒肖特基二极管包括衬底，衬底的表面相对的两侧分别设置有原胞区和P+场限环区，衬底的表面位于原胞区与P+场限环区之间的位置还设置有P+主结区，原胞区、P+主结区与P+场限环区相互间隔；原胞区包括多个相互间隔的P+区，靠近P+主结区的P+区与P+主结区之间，以及任意两个相邻P+区之间均形成有金属势垒区，单个P+区在预设方向上的宽度与单个金属势垒区在预设方向上的宽度之比为0.45～0.5，预设方向为自原胞区指向P+场限环区的方向。本申请充分考虑了单个P+区与单个金属势垒区之间的宽度比例，从而提升了金属势垒区的屏蔽效果，使得结势垒肖特基二极管能够具有超低的反向漏电流。有超低的反向漏电流。有超低的反向漏电流。
技术研发人员：汪之涵 和巍巍 傅俊寅 吉臻宇
受保护的技术使用者：深圳基本半导体有限公司
技术研发日：2022.06.21
技术公布日：2022/11/1
