1.本公开涉及光电子制造技术领域，特别涉及一种提升发光效率的发光二极管的外延片及其制备方法。
背景技术：2.发光二极管(英文：light emitting diode，简称：led)作为光电子产业中极具影响力的新产品，具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点，广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。led的核心结构是外延片，外延片的制作对led的光电特性有着较大的影响。
3.外延片通常包括：衬底、n型层、发光层和p型层，n型层、发光层和p型层依次层叠在衬底上。n型层中的电子会向发光层迁移，p型层中的空穴会向发光层迁移，空穴和电子在发光层复合后发光。因此，让更多的空穴和电子在发光层复合，对提升发光二极管的发光效率具有重要意义。
技术实现要素：4.本公开实施例提供了一种提升发光效率的发光二极管的外延片及其制备方法，能提高电子空穴复合效率，提升发光二极管的发光效率。所述技术方案如下：
5.一方面，本公开实施例提供了一种提升发光效率的发光二极管的外延片，所述外延片包括衬底和依次形成在所述衬底上的n型层、发光层和p型层；所述发光层包括多个ingan量子阱层、多个n型gan量子垒层和一个复合量子垒层，所述多个ingan量子阱层和所述多个n型gan量子垒层交替层叠，所述复合量子垒层位于最靠近所述p型层的所述ingan量子阱层上，所述复合量子垒层包括依次层叠的第一子层、第二子层、第三子层、第四子层和第五子层，所述第一子层和所述第五子层均为gan层，所述第二子层为aln层，所述第三子层为al
x
ga
1-x
n层，0.02≤x≤0.08，所述第四子层为inn层。
6.可选地，所述复合量子垒层的厚度不大于15nm。
7.可选地，所述第一子层的厚度为1nm至5nm，所述第二子层的厚度为0.5nm至1.5nm，所述第三子层的厚度为1nm至2nm，所述第四子层的厚度为0.5nm至1.5nm，所述第五子层的厚度为1nm至5nm。
8.可选地，所述ingan量子阱层的厚度为2nm至5nm。
9.可选地，所述n型gan量子垒层的厚度为5nm至15nm。
10.可选地，所述ingan量子阱层的层数为7至15层。
11.另一方面，本公开实施例还提供了一种提升发光效率的发光二极管的外延片的制备方法，所述制备方法包括：
12.提供一衬底；
13.在所述衬底上依次生长n型层、发光层和p型层；所述发光层包括多个ingan量子阱层、多个n型gan量子垒层和一个复合量子垒层，所述多个ingan量子阱层和所述多个n型gan
量子垒层交替层叠，所述复合量子垒层位于最靠近所述p型层的所述ingan量子阱层上，所述复合量子垒层包括依次层叠的第一子层、第二子层、第三子层、第四子层和第五子层，所述第一子层和所述第五子层均为gan层，所述第二子层为aln层，所述第三子层为al
x
ga
1-x
n层，0.02≤x≤0.08，所述第四子层为inn层。
14.可选地，在生长所述n型gan量子垒层和所述复合量子垒层时，生长温度为850℃至950℃，生长压力为100torr至500torr，
ⅴ
/ⅲ比为2000至20000。
15.可选地，在生长所述ingan量子阱层时，生长温度为700℃至850℃，生长压力为100torr至500torr，
ⅴ
/ⅲ比为2000至20000。
16.可选地，所述第一子层、所述第二子层、所述第三子层、所述第四子层和所述第五子层的厚度之和不大于15nm，所述第一子层的厚度为1nm至5nm，所述第二子层的厚度为0.5nm至1.5nm，所述第三子层的厚度为1nm至2nm，所述第四子层的厚度为0.5nm至1.5nm，所述第五子层的厚度为1nm至5nm。
17.本公开实施例提供的技术方案带来的有益效果至少包括：
18.本公开实施例的外延片的发光层中，最靠近p型层的复合量子垒层包括依次层叠的第一子层、第二子层、第三子层、第四子层和第五子层。
19.其中，第一子层为gan层，gan层可以防止ingan量子阱层中in向p区扩散，且还能防止al向ingan量子阱层中扩散，形成非辐射能级造成载流子溢流。
20.第二子层为aln层，第三子层为algan层，aln/algan作为宽禁带半导体能够提高势垒，降低载流子逃逸速度，提高最后一个ingan量子阱层的发光效率。
21.第四子层为inn层，inn层的禁带宽度相对较窄，能够有效的增加载流子注入效率，且从第二子层、第三子层至第四子层，禁带宽度上的梯度降低能够有效的增加空穴的注入效率，提高量子效率。
22.第五子层为gan层，最后一层gan层是防止inn层中的in进入p型层形成非辐射复合中心，造成载流子的流失，进而影响发光效率。
附图说明
23.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1是本公开实施例提供的一种发光二极管的外延片的结构示意图；
25.图2是本公开实施例提供的一种发光二极管的外延片的制备方法的流程图。
26.图中各标记说明如下：
27.10、衬底；
28.20、n型层；
29.30、发光层；31、ingan量子阱层；32、n型gan量子垒层；320、复合量子垒层；321、第一子层；322、第二子层；323、第三子层；324、第四子层；325、第五子层；
30.40、p型层；41、低温p型gan层；42、p型algan层；43、高温p型gan层；44、p型欧姆接触层；
31.51、缓冲层；52、非掺杂gan层；
32.60、浅阱层；61、in
x
ga
1-x
n势阱层；62、gan势垒层。
具体实施方式
33.为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
34.图1是本公开实施例提供的一种发光二极管的外延片的结构示意图。如图1所示，该外延片包括衬底10和依次形成在衬底10上的n型层20、发光层30和p型层40。
35.如图1所示，发光层30包括多个ingan量子阱层31、多个n型gan量子垒层32和一个复合量子垒层320，多个ingan量子阱层31和多个n型gan量子垒层32交替层叠，复合量子垒层320位于最靠近p型层40的ingan量子阱层31上，复合量子垒层320包括依次层叠的第一子层321、第二子层322、第三子层323、第四子层324和第五子层325，第一子层321和第五子层325均为gan层，第二子层322为aln层，第三子层323为al
x
ga
1-x
n层，0.02≤x≤0.08，第四子层324为inn层。
36.本公开实施例的外延片的发光层30中，最靠近p型层40的复合量子垒层320包括依次层叠的第一子层321、第二子层322、第三子层323、第四子层324和第五子层325。
37.其中，第一子层321为gan层，gan层可以防止ingan量子阱层31中in向p区扩散，且还能防止al向ingan量子阱层31中扩散，形成非辐射能级造成载流子溢流。
38.第二子层322为aln层，第三子层323为algan层，aln/algan作为宽禁带半导体能够提高势垒，降低载流子逃逸速度，提高最后一个ingan量子阱层31的发光效率。
39.第四子层324为inn层，inn层的禁带宽度相对较窄，能够有效的增加载流子注入效率，且从第二子层322、第三子层323至第四子层324，禁带宽度上的梯度降低能够有效的增加空穴的注入效率，提高量子效率。
40.第五子层325为gan层，最后一层gan层是防止inn层中的in进入p型层40形成非辐射复合中心，造成载流子的流失，进而影响发光效率。
41.可选地，衬底10为蓝宝石衬底10、硅衬底10或碳化硅衬底10。衬底10可以为平片衬底10，也可以为图形化衬底10。
42.作为示例，本公开实施例中，衬底10为蓝宝石衬底10。蓝宝石衬底10为一种常用衬底10，技术成熟，成本低。具体可以为图形化蓝宝石衬底10或蓝宝石平片衬底10。
43.可选地，n型层20可以是n型gan层。n型层20的厚度为1.5μm至3.5μm。其中，n型层20的掺杂剂为硅烷。
44.可选地，p型层40的厚度为30nm至120nm。其中，p型层40的掺杂剂为二茂镁。
45.其中，p型层40可以包括依次层叠在发光层30上的低温p型gan层41、p型algan层42、高温p型gan层43和p型欧姆接触层44。
46.示例性地，低温p型gan层41可以是在温度为700℃至800℃下生长的gan层；高温p型gan层43可以是在温度900℃至1050℃下生长的gan层。低温p型gan层41和高温p型gan层43均为mg掺杂。
47.其中，低温p型gan层41的厚度可以是50nm至150nm，例如，低温p型gan层41的厚度可以是100nm。
48.其中，高温p型gan层43的厚度可以是50nm至150nm，例如，低高温p型gan层43的厚度可以是100nm。
49.在本公开实施例中，p型algan层42作为电子阻挡层，用于阻挡电子进入p型层40。p型algan层42和p型欧姆接触层44均为mg掺杂。
50.可选地，p型algan层42的厚度可以为5nm至15nm。作为示例，本公开实施例中，p型algan层42的厚度为10nm。
51.若p型algan层42的厚度过薄，会降低对电子的阻挡作用，若p型algan层42的厚度过厚，则会增加p型algan层42对光的吸收，从而导致led的发光效率降低。
52.可选地，p型欧姆接触层44的厚度可以为3nm至10nm。作为示例，本公开实施例中，p型欧姆接触层44的厚度为8nm。
53.若p型欧姆接触层44的厚度过薄，会影响对外延层与电极的电流接触，若p型欧姆接触层44的厚度过厚，则会增加p型欧姆接触层44对光的吸收，从而导致led的发光效率降低。
54.可选地，复合量子垒层320的厚度之和不大于15nm。
55.示例性地，第一子层321的厚度为1nm至5nm，例如，第一子层321的厚度为3nm。
56.示例性地，第二子层322的厚度为0.5nm至1.5nm，例如，第二子层322的厚度为1nm。
57.示例性地，第三子层323的厚度为1nm至2nm，例如，第三子层323的厚度为1.5nm。
58.示例性地，第四子层324的厚度为0.5nm至1.5nm，例如，第四子层324的厚度为1nm。
59.示例性地，第五子层325的厚度为1nm至5nm，例如，第五子层325的厚度为3nm。
60.上述实现方式中，第一子层321、第二子层322、第三子层323、第四子层324和第五子层325的厚度之和为3nm+1nm+1.5nm+1nm+3nm＝9.5nm。
61.通过控制五个子层的厚度在上述范围内，可以避免五个子层的厚度设置过薄而起不到提高电子空穴复合效率，以提升发光二极管的发光效率的目的；还可以避免五个子层的厚度设置过厚而增加了制作成本。
62.本公开实施例中，发光层30中的ingan量子阱层31的厚度为2nm至5nm。
63.通过控制ingan量子阱层31的厚度在上述范围内，可以避免ingan量子阱层31的厚度设置过薄而起不到满足电子空穴复合的目的；还可以避免ingan量子阱层31的厚度设置过厚而增加了制作成本。
64.示例性地，ingan量子阱层31的厚度可以是3nm。
65.可选地，n型gan量子垒层32的厚度为5nm至15nm。
66.通过控制n型gan量子垒层32的厚度在上述范围内，可以避免n型gan量子垒层32的厚度设置过薄而起不到满足电子空穴复合的目的；还可以避免n型gan量子垒层32的厚度设置过厚而增加了制作成本。
67.示例性地，n型gan量子垒层32的厚度为10nm。
68.可选地，ingan量子阱层31的层数为7至15层。
69.通过控制ingan量子阱层31和n型gan量子垒层32的层数在上述范围内，可以避免ingan量子阱层31和n型gan量子垒层32的层数设置过少，而导致发光层30的厚度过小，起不到满足电子空穴复合的目的；还可以避免发光层30的厚度设置过厚而增加了制作成本。
70.示例性地，ingan量子阱层31的层数可以是10层，n型gan量子垒层32的层数可以是
9层，加上一个复合量子垒层320，以使得量子垒层的总层数与ingan量子阱层的层数相同。
71.需要说明的是，图1中仅示出了发光层30中的部分结构，并不用于限制ingan量子阱层31和量子垒层交替层叠的周期数。
72.可选地，如图1所示，在衬底10和p型层40之间还包括缓冲层51和非掺杂gan层52，缓冲层51和非掺杂gan层52依次层叠在衬底10上。
73.本公开实施例中，缓冲层51可以是低温gan层，低温gan层是在温度为500℃至650℃之间生长形成的gan层。
74.其中，缓冲层51的厚度可以是10nm至15nm。示例性地，缓冲层51的厚度可以是12nm。
75.通过将缓冲层51的厚度设置在上述范围内，可以避免缓冲层51的厚度过薄，而降低在较薄的缓冲层51上生长的外延层的晶体质量；还可以避免缓冲层51的厚度过厚，则会增加缓冲层51对光的吸收，从而导致外延片的发光效率降低。
76.本公开实施例中，在缓冲层51和n型层20之间还生长有一层非掺杂gan层52，相较于衬底10，由于非掺杂gan层52的晶体结构与n型层20相似，通过设置非掺杂gan层52作为过渡层，能提升后续外延层的晶体质量。
77.其中，非掺杂gan层52的厚度为1.5μm至3.5μm。示例性地，非掺杂gan层52的厚度为2μm。
78.通过将非掺杂gan层52的厚度设置在上述范围内，可以避免非掺杂gan层52的厚度过薄，而起不到过渡的作用，降低生长的外延层的晶体质量；还可以避免非掺杂gan层52的厚度过厚，则会增加非掺杂gan层52对光的吸收，从而导致外延片的发光效率降低。
79.可选地，如图1所示，在n型层20与发光层30之间还包括浅阱层60。
80.其中，浅阱层60可以包括5至20个依次交叠的in
x
ga
1-x
n(0《x《0.1)势阱层61和gan势垒层62。
81.示例性地，in
x
ga
1-x
n势阱层61的厚度为1nm至4nm，例如，in
x
ga
1-x
n势阱层61的厚度为3nm。
82.示例性地，gan势垒层62的厚度为10nm至30nm，例如，gan势垒层62的厚度为20nm。
83.上述实现方式中，浅阱层60采用多层依次交替层叠的in
x
ga
1-x
n势阱层61和gan势垒层62形成超晶格结构，可以利用超晶格结构缓解异质材料之间的晶格失配，有利于提升外延片整体的晶体质量，最终提高led的发光效率。
84.通过以下几个实例对该外延片的发光效果进行说明：
85.在第一个实例中，最靠近p型层的量子垒层包括依次层叠的3个子层，第一个子层为gan层，厚度1nm至5nm；第二个子层为al
x
ga
1-x
n层(0.02≤x≤0.08)，厚度1nm至2nm；第三个子层为gan层，厚度nm至5nm，量子垒层的总厚度不超过15nm。
86.在第二个实例中，最靠近p型层的复合量子垒层包括依次层叠的从第一子层、第二子层、第三子层、第四子层和第五子层。第一子层的厚度1nm至5nm；第二子层的厚度在0.5nm；第三子层的厚度为1nm至2nm；第四子层的厚度为0.5nm；第五子层的厚度为1nm至5nm，5个子层总厚度不超过15nm。
87.在第三个实例中，最靠近p型层的复合量子垒层包括依次层叠的从第一子层、第二子层、第三子层、第四子层和第五子层。第一子层的厚度1nm至5nm；第二子层的厚度在
0.5nm；第三子层的厚度为1nm至2nm；第四子层的厚度为0.8nm；第五子层的厚度为1nm至5nm，5个子层总厚度不超过15nm。
88.在第四个实例中，最靠近p型层的复合量子垒层包括依次层叠的从第一子层、第二子层、第三子层、第四子层和第五子层。第一子层的厚度1nm至5nm；第二子层的厚度在0.5nm；第三子层的厚度为1nm至2nm；第四子层的厚度为1.2nm；第五子层的厚度为1nm至5nm，5个子层总厚度不超过15nm。
89.在第五个实例中，最靠近p型层的复合量子垒层包括依次层叠的从第一子层、第二子层、第三子层、第四子层和第五子层。第一子层的厚度1nm至5nm；第二子层的厚度在0.5nm；第三子层的厚度为1nm至2nm；第四子层的厚度为1.5nm；第五子层的厚度为1nm至5nm，5个子层总厚度不超过15nm。
90.在第六个实例中，最靠近p型层的复合量子垒层包括依次层叠的从第一子层、第二子层、第三子层、第四子层和第五子层。第一子层的厚度1nm至5nm；第二子层的厚度在0.8nm；第三子层的厚度为1nm至2nm；第四子层的厚度为0.8nm；第五子层的厚度为1nm至5nm，5个子层总厚度不超过15nm。
91.在第七个实例中，最靠近p型层的复合量子垒层包括依次层叠的从第一子层、第二子层、第三子层、第四子层和第五子层。第一子层的厚度1nm至5nm；第二子层的厚度在1.2nm；第三子层的厚度为1nm至2nm；第四子层的厚度为0.8nm；第五子层的厚度为1nm至5nm，5个子层总厚度不超过15nm。
92.在第八个实例中，最靠近p型层的复合量子垒层包括依次层叠的从第一子层、第二子层、第三子层、第四子层和第五子层。第一子层的厚度1nm至5nm；第二子层的厚度在1.5nm；第三子层的厚度为1nm至2nm；第四子层的厚度为0.8nm；第五子层的厚度为1nm至5nm，5个子层总厚度不超过15nm。
93.外延片经过清洗、沉积、光刻和刻蚀等半导体工艺制作成单颗尺寸大小为22
×
40mil的led芯片。经过led芯片测试后发现，与第一个实例相比，固定aln层厚度是0.5nm情况下，第二个实例提升0.7％的光效，第三个实例的光效提升近1.2％，第四个实例提升约0.5％的光效，第五个实例无提升；把inn层厚度固定在0.8nm，与第三个实例相比，第六个实例与第八个实例无提升，第七个实例提升0.3％的光效；第七个实例是最优的实例，相较第一个实例，光效的提升在1.5％左右。
94.图2是本公开实施例提供的一种发光二极管的外延片的制备方法的流程图。该方法用于制备图1所示的外延片。如图2所示，该制备方法包括：
95.s11：提供一衬底10。
96.s12：在衬底10上依次生长n型层20、发光层30和p型层40。
97.其中，发光层30包括多个ingan量子阱层31、多个n型gan量子垒层32和一个复合量子垒层320，多个ingan量子阱层31和多个n型gan量子垒层32交替层叠，复合量子垒层320位于最靠近p型层40的ingan量子阱层31上，复合量子垒层320包括依次层叠的第一子层321、第二子层322、第三子层323、第四子层324和第五子层325，第一子层321和第五子层325均为gan层，第二子层322为aln层，第三子层323为al
x
ga
1-x
n层，0.02≤x≤0.08，第四子层324为inn层。
98.该制备方法制备的外延片的发光层30中，最靠近p型层40的复合量子垒层320包括
依次层叠的第一子层321、第二子层322、第三子层323、第四子层324和第五子层325。
99.其中，第一子层321为gan层，gan层可以防止ingan量子阱层31中in向p区扩散，且还能防止al向ingan量子阱层31中扩散，形成非辐射能级造成载流子溢流。
100.第二子层322为aln层，第三子层323为algan层，aln/algan作为宽禁带半导体能够提高势垒，降低载流子逃逸速度，提高最后一个ingan量子阱层31的发光效率。
101.第四子层324为inn层，inn层的禁带宽度相对较窄，能够有效的增加载流子注入效率，且从第二子层322、第三子层323至第四子层324，禁带宽度上的梯度降低能够有效的增加空穴的注入效率，提高量子效率。
102.第五子层325为gan层，最后一层gan层是防止inn层中的in进入p型层40形成非辐射复合中心，造成载流子的流失，进而影响发光效率。
103.在步骤s11中，衬底10为蓝宝石衬底10、硅衬底10或碳化硅衬底10。衬底1010可以为平片衬底10，也可以为图形化衬底10。
104.作为示例，本公开实施例中，衬底10为蓝宝石衬底10。蓝宝石衬底10为一种常用衬底10，技术成熟，成本低。具体可以为图形化蓝宝石衬底10或蓝宝石平片衬底10。
105.在步骤s11中，可以将蓝宝石衬底10在1000℃至1200℃氢气气氛里进行高温清洁处理5min至20min，然后进行氮化处理。
106.在步骤s11中，可以对蓝宝石衬底10进行预处理，将蓝宝石衬底10置于mocvd(metal-organic chemical vapor deposition，金属有机化合物化学气相沉积)反应腔中，对蓝宝石衬底10进行烘烤处理12分钟至18分钟。作为示例，本公开实施例中，对蓝宝石衬底10进行烘烤处理15分钟。
107.具体地，烘烤温度可以为1000℃至1200℃，烘烤时mocvd反应腔内的压力可以为100mbar至200mbar。
108.在步骤s12之前还可以包括以下几步：
109.第一步，在衬底10上生长缓冲层51。
110.本公开实施例中，缓冲层51可以是低温gan层，低温gan层是在温度为500℃至650℃之间生长形成的gan层。
111.其中，缓冲层51的厚度可以是10nm至15nm。示例性地，缓冲层51的厚度可以是12nm。
112.具体地，蓝宝石衬底10高温处理完成后，将温度下降到500℃至650℃，先生长一层厚度为10nm至15nm的低温gan缓冲层51，然后温度升高至1000℃至1100℃，退火3min至10min，生长压力为50torr至200torr，v/iii为50至300，转速200r/min至600r/min。
113.第二步，在缓冲层51上生长非掺杂gan层52。
114.本公开实施例中，在缓冲层51和n型层20之间还生长有一层非掺杂gan层52，相较于衬底10，由于非掺杂gan层52的晶体结构与n型层20相似，通过设置非掺杂gan层52作为过渡层，能提升后续外延层的晶体质量。
115.其中，非掺杂gan层52的厚度为1.5μm至3.5μm。示例性地，非掺杂gan层52的厚度为2μm。
116.具体地，低温gan缓冲层51生长结束后，将温度调节至1000℃至1200℃，生长一层外延生长厚度为1μm至2μm的非掺杂gan层52，生长压力为100torr至500torr，
ⅴ
/ⅲ比为200
至3000。
117.步骤s12可以包括以下几步：
118.第一步，在非掺杂gan层52上生长n型层20。
119.可选地，n型层20可以是n型gan层。n型层20的厚度为1.5μm至3.5μm。其中，n型层20的掺杂剂为硅烷。
120.具体地，非掺杂gan层52生长结束后，生长一层si掺杂浓度稳定的n型gan层，厚度为1.5μm至3.5μm，生长温度为950℃至1150℃，生长压力为300torr至500torr，
ⅴ
/ⅲ比为400至3000。
121.第二步，在n型层20上生长浅阱层60。
122.其中，浅阱层60可以包括5至20个依次交叠的in
x
ga
1-x
n(0《x《0.1)势阱层61和gan势垒层62。
123.示例性地，in
x
ga
1-x
n势阱层61的厚度为1nm至4nm，例如，in
x
ga
1-x
n势阱层61的厚度为3nm。
124.示例性地，gan势垒层62的厚度为10nm至30nm，例如，gan势垒层62的厚度为20nm。
125.具体地，n型掺杂gan层生长结束后，生长浅阱层60。其中，in
x
ga
1-x
n势阱层61的生长温度为750℃至850℃，生长压力为100torr至500torr，厚度为1nm至4nm，
ⅴ
/ⅲ比为500至10000。gan势垒层62的生长温度为850℃至950℃，生长压力为100torr至500torr，
ⅴ
/ⅲ比为500至10000，厚度为10nm至30nm。
126.第三步，在浅阱层60上生长发光层30。
127.具体地，浅阱层60生长结束后，生长发光层30。其中，ingan量子阱层31为inyga
1-y
n(0.2《y《0.5)层，ingan量子阱层31的生长温度为700℃至850℃，生长压力为100torr至500torr，
ⅴ
/ⅲ比为2000至20000，厚度为2nm至5nm。n型gan量子垒层32和复合量子垒层320的生长温度为850℃至950℃，生长压力为100torr至500torr，
ⅴ
/ⅲ比为2000至20000，厚度为5nm至15nm。
128.可选地，第一子层321、第二子层322、第三子层323、第四子层324和第五子层325的厚度之和不大于15nm。
129.示例性地，第一子层321的厚度为1nm至5nm，例如，第一子层321的厚度为3nm。
130.示例性地，第二子层322的厚度为0.5nm至1.5nm，例如，第二子层322的厚度为1nm。
131.示例性地，第三子层323的厚度为1nm至2nm，例如，第三子层323的厚度为1.5nm。
132.示例性地，第四子层324的厚度为0.5nm至1.5nm，例如，第四子层324的厚度为1nm。
133.示例性地，第五子层325的厚度为1nm至5nm，例如，第五子层325的厚度为3nm。
134.本公开实施例中，发光层30中的ingan量子阱层31的厚度为2nm至5nm。示例性地，ingan量子阱层31的厚度可以是3nm。
135.可选地，n型gan量子垒层32的厚度为5nm至15nm。示例性地，n型gan量子垒层32的厚度为10nm。
136.可选地，ingan量子阱层31的层数为7至15层，n型gan量子垒层32的层数为6至14层。示例性地，ingan量子阱层31的层数可以是10层，n型gan量子垒层32的层数可以是9层，加上一个复合量子垒层320，以使得量子垒层的总层数与ingan量子阱层的层数相同。
137.第三步，在发光层30上生长p型层40。
138.可选地，p型层40的厚度为30nm至120nm。其中，p型层40的掺杂剂为二茂镁。
139.其中，p型层40可以包括依次层叠在发光层30上的低温p型gan层41、p型algan层42、高温p型gan层43和p型欧姆接触层44。低温p型gan层41和高温p型gan层43均为mg掺杂。
140.其中，低温p型gan层41的厚度可以是50nm至150nm，例如，低温p型gan层41的厚度可以是100nm。
141.其中，高温p型gan层43的厚度可以是50nm至150nm，例如，低高温p型gan层43的厚度可以是100nm。
142.在本公开实施例中，p型algan层42作为电子阻挡层，用于阻挡电子进入p型层40。p型algan层42和p型欧姆接触层44均为mg掺杂。
143.可选地，p型algan层42的厚度可以为5nm至15nm。作为示例，本公开实施例中，p型algan层42的厚度为10nm。
144.可选地，p型欧姆接触层44的厚度可以为3nm至10nm。作为示例，本公开实施例中，p型欧姆接触层44的厚度为8nm。
145.具体地，发光层30生长结束后，生长厚度为30nm至120nm的低温p型gan层41，生长温度为700℃至800℃，生长时间为3min至15min，压力为100torr至600torr，
ⅴ
/ⅲ比为1000至4000。
146.低温p型gan层41生长结束后，生长厚度为50nm至150nm的p型algan层42，生长温度为900℃至1000℃，生长时间为4min至15min，生长压力为50torr至300torr，
ⅴ
/ⅲ比为1000至10000。
147.p型algan层42生长结束后，生长厚度为50nm至150nm的高温p型gan层43，生长温度为900℃至1050℃之间，生长时间为10min至20min，生长压力为100torr至500torr，
ⅴ
/ⅲ比为500至4000。
148.高温p型gan层43生长结束后，生长厚度为3nm至10nm的p型欧姆接触层44，生长温度为700℃至850℃，生长时间为0.5min至5min，生长压力为100torr至500torr，
ⅴ
/ⅲ比为10000至20000。
149.在步骤s12之后，制备方法还可以包括：对外延片进行退火。
150.外延生长结束后，将反应室的温度降至600℃至900℃，在pn2气氛进行退火处理10min至30min，而后逐渐降至室温，随后，经过清洗、沉积、光刻和刻蚀后续加工工艺制成单颗22
×
40mil芯片。
151.在具体实现时，本公开实施例可以采用高纯h2或/和n2作为载气，采用tega或tmga作为ga源，tmin作为in源，sih4作为n型掺杂剂，tmal作为铝源，氨气作为n源，cp2mg作为p型掺杂剂。
152.以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
技术特征：1.一种提升发光效率的发光二极管的外延片，其特征在于，所述外延片包括衬底(10)和依次形成在所述衬底(10)上的n型层(20)、发光层(30)和p型层(40)；所述发光层(30)包括多个ingan量子阱层(31)、多个n型gan量子垒层(32)和一个复合量子垒层(320)，所述多个ingan量子阱层(31)和所述多个n型gan量子垒层(32)交替层叠，所述复合量子垒层(320)位于最靠近所述p型层(40)的所述ingan量子阱层(31)上，所述复合量子垒层(320)包括依次层叠的第一子层(321)、第二子层(322)、第三子层(323)、第四子层(324)和第五子层(325)，所述第一子层(321)和所述第五子层(325)均为gan层，所述第二子层(322)为aln层，所述第三子层(323)为al
x
ga
1-x
n层，0.02≤x≤0.08，所述第四子层(324)为inn层。2.根据权利要求1所述的外延片，其特征在于，所述复合量子垒层(320)的厚度不大于15nm。3.根据权利要求2所述的外延片，其特征在于，所述第一子层(321)的厚度为1nm至5nm，所述第二子层(322)的厚度为0.5nm至1.5nm，所述第三子层(323)的厚度为1nm至2nm，所述第四子层(324)的厚度为0.5nm至1.5nm，所述第五子层(325)的厚度为1nm至5nm。4.根据权利要求1至3任一项所述的外延片，其特征在于，所述ingan量子阱层(31)的厚度为2nm至5nm。5.根据权利要求1至3任一项所述的外延片，其特征在于，所述n型gan量子垒层(32)的厚度为5nm至15nm。6.根据权利要求1至3任一项所述的外延片，其特征在于，所述ingan量子阱层(31)的层数为7至15层。7.一种提升发光效率的发光二极管的外延片的制备方法，其特征在于，所述制备方法包括：提供一衬底；在所述衬底上依次生长n型层、发光层和p型层；所述发光层包括多个ingan量子阱层、多个n型gan量子垒层和一个复合量子垒层，所述多个ingan量子阱层和所述多个n型gan量子垒层交替层叠，所述复合量子垒层位于最靠近所述p型层的所述ingan量子阱层上，所述复合量子垒层包括依次层叠的第一子层、第二子层、第三子层、第四子层和第五子层，所述第一子层和所述第五子层均为gan层，所述第二子层为aln层，所述第三子层为al
x
ga
1-x
n层，0.02≤x≤0.08，所述第四子层为inn层。8.根据权利要求7所述的制备方法，其特征在于，在生长所述n型gan量子垒层和所述复合量子垒层时，生长温度为850℃至950℃，生长压力为100torr至500torr，
ⅴ
/ⅲ比为2000至20000。9.根据权利要求7所述的制备方法，其特征在于，在生长所述ingan量子阱层时，生长温度为700℃至850℃，生长压力为100torr至500torr，
ⅴ
/ⅲ比为2000至20000。10.根据权利要求7所述的制备方法，其特征在于，所述第一子层、所述第二子层、所述第三子层、所述第四子层和所述第五子层的厚度之和不大于15nm，所述第一子层的厚度为1nm至5nm，所述第二子层的厚度为0.5nm至1.5nm，所述第三子层的厚度为1nm至2nm，所述第四子层的厚度为0.5nm至1.5nm，所述第五子层的厚度为1nm至5nm。
技术总结本公开提供了一种提升发光效率的发光二极管的外延片及其制备方法，属于光电子制造技术领域。该外延片包括衬底和依次形成在衬底上的n型层、发光层和p型层；发光层包括多个InGaN量子阱层、多个n型GaN量子垒层和一个复合量子垒层，多个InGaN量子阱层和多个n型GaN量子垒层交替层叠，复合量子垒层位于最靠近p型层的InGaN量子阱层上，复合量子垒层包括依次层叠的第一子层、第二子层、第三子层、第四子层和第五子层，第一子层和第五子层均为GaN层，第二子层为AlN层，第三子层为Al
技术研发人员：肖云飞 陆香花 葛永晖 梅劲
受保护的技术使用者：华灿光电（浙江）有限公司
技术研发日：2022.06.30
技术公布日：2022/11/1
