1.本技术涉及显示技术领域，具体涉及一种阵列基板及阵列基板的制作方法。
背景技术：2.目前，半导体材料已经被广泛应用于半导体显示领域中。相比于非晶硅材料而言，氧化物半导体具备高的迁移率和低的漏点流特性。其中，现阶段常用的氧化物半导体材料均为非晶特性。
3.其中，相比于低温多晶硅而言，虽然具备较好均匀性的非晶氧化物半导体，的迁移率相对较低，但是还无法满足高品质显示面板的驱动需求。具体地，为进一步提高显示面板品质，需要提高驱动电路的驱动电流能力以及缩少驱动电路尺寸，而采用传统的非晶氧化物半导体材料会由于迁移率不够低而出现器件稳定性降低的问题。
4.因此，如何提出一种阵列基板使其具备足够的迁移率而不会出现器件稳定性降低的问题是现有面板厂家需要努力攻克的难关。
技术实现要素：5.本技术实施例的目的在于提供一种阵列基板及阵列基板的制作方法，能够解决现有阵列基板中采用传统的非晶氧化物半导体材料会由于迁移率不够低而出现器件稳定性降低的技术问题。
6.本技术实施例提供一种阵列基板，包括：
7.衬底，所述衬底包括相对设置的第一面和第二面；
8.有源层，所述有源层设置在所述第一面上，所述有源层的材料为结晶氧化物半导体，所述有源层包括沟道区以及位于所述沟道区两侧的导电区，所述导电区内设有掺杂粒子；
9.源漏极层，所述源漏极层设置在所述有源层远离所述衬底的一面上，且所述源漏极层与所述导电区连接。
10.在本技术所述的阵列基板中，所述结晶氧化物半导体的晶粒大小为10纳米至1000纳米。
11.在本技术所述的阵列基板中，所述掺杂粒子包括氢、氦、硼、铝、氮、氟、磷、氩以及硫中的一种或多种的组合。
12.在本技术所述的阵列基板中，所述阵列基板还包括绝缘缓冲层以及层间绝缘层，所述绝缘缓冲层位于所述衬底和所述有源层之间，所述层间绝缘层设置在所述有源层远离所述衬底的一面上，且所述层间绝缘层上设有通孔，所述源漏极层经所述通孔与所述有源层连接。
13.在本技术所述的阵列基板中，所述阵列基板还包括第一栅极层以及第一栅极绝缘层，所述第一栅极绝缘层位于所述有源层远离所述衬底的一面上，所述第一栅极层位于所述第一栅极绝缘层远离所述衬底的一面上。
14.在本技术所述的阵列基板中，所述第一栅极层包括依次层叠设置的第一栅极子层、第二栅极子层以及第三栅极子层，且所述第一栅极子层的材料与第三栅极子层的材料相同。
15.在本技术所述的阵列基板中，所述阵列基板还包括第二栅极层以及第二栅极绝缘层，所述第二栅极层以及第二栅极绝缘层位于所述衬底以及所述有源层之间，且所述第二栅极层位于所述第一面上，所述第二栅极绝缘层位于所述第二栅极层远离所述衬底的一面上。
16.本技术实施例还提供一种阵列基板的制作方法，所述制作方法包括：
17.提供一衬底；
18.在所述衬底上形成有源层，所述有源层的材料为结晶氧化物半导体，所述有源层包括沟道区以及位于所述沟道区两侧的导电区，所述导电区内设有掺杂粒子；
19.在所述有源层上形成源漏极层，所述源漏极层与所述导电区连接。
20.在本技术所述的阵列基板的制作方法中，所述在所述衬底上形成有源层的具体步骤，包括：
21.在所述衬底上形成非晶氧化物半导体层；
22.对所述非晶氧化物半导体层进行热处理，以形成结晶氧化物半导体层；
23.对所述结晶氧化物半导体层进行蚀刻处理，以形成有源层；
24.向所述有源层的两端注入掺杂粒子，以形成沟道区以及位于所述沟道区两侧的导电区。
25.在本技术所述的阵列基板的制作方法中，所述在所述衬底上形成有源层的具体步骤，包括：
26.在所述衬底上直接沉积形成结晶氧化物半导体层；
27.对所述结晶氧化物半导体层进行蚀刻处理，以形成有源层；
28.向所述有源层的两端注入掺杂粒子，以形成沟道区以及位于所述沟道区两侧的导电区。
29.在本技术实施例提供的阵列基板及阵列基板的制作方法中，包括衬底、有源层以及源漏极层；其中，有源层采用结晶氧化物半导体材料形成。另外，有源层包括沟道区和位于沟道区两侧的导电区，且导电区含有掺杂粒子，从而形成特定结构的结晶氧化物半导体薄膜晶体管器件，可以很大程度上提升阵列基板的迁移率并增加驱动特性,还可以提升阵列基板的稳定性。因此，采用本技术实施例提供的阵列基板，可以在提升器件迁移率的基础上保证器件的稳定性。
附图说明
30.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
31.图1为本技术实施例提供的阵列基板的第一种实施方式的结构示意图。
32.图2为本技术实施例提供的阵列基板的第二种实施方式的结构示意图。
33.图3为本技术实施例提供的阵列基板的第三种实施方式的结构示意图。
34.图4为本技术实施例提供的阵列基板的第四种实施方式的结构示意图。
35.图5为本技术实施例提供的阵列基板的第五种实施方式的结构示意图。
36.图6为本技术实施例提供的阵列基板的第六种实施方式的结构示意图。
37.图7为本技术实施例提供的显示面板的制作方法的流程示意图。
38.图8为本技术实施例提供的显示面板的制作方法的步骤201对应的显示面板结构示意图。
39.图9为本技术实施例提供的显示面板的制作方法的子流程示意图。
40.图10为本技术实施例提供的显示面板的制作方法的步骤2021对应的显示面板结构示意图。
41.图11为本技术实施例提供的显示面板的制作方法的步骤2023对应的显示面板结构示意图。
42.图12为本技术实施例提供的显示面板的制作方法的步骤2024对应的显示面板结构示意图。
43.图13为本技术实施例提供的显示面板的制作方法的步骤203对应的显示面板结构示意图。
具体实施方式
44.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
45.请参阅图1，图1为本技术实施例提供的阵列基板的第一种实施方式的结构示意图。如图1所示，本技术实施例提供的阵列基板10包括衬底101、有源层102以及源漏极层103。其中，衬底101包括相对设置的第一面101a和第二面101b。有源层102设置在第一面101a上。源漏极层103设置在有源层102远离衬底101的一面上。
46.其中，有源层102包括沟道区102a以及位于沟道102a区两侧的导电区102b。导电区102b内设有掺杂粒子。有源层102的材料为结晶氧化物半导体。源漏极层103与导电区102b连接。
47.其中，在现有技术中，有源层的材料一般为非晶高迁移率半导体材料。具体地，有源层的材料一般为铟镓锡氧化物。虽然有源层采用这种材料可以在一定程度上提升阵列基板的迁移率，但是会降低阵列基板的稳定性。
48.其中，需要说明的是，在本技术实施例中，有源层102的材料为结晶氧化物半导体。有源层102采用结晶氧化物半导体，可以在提高阵列基板10迁移率的基础上保证器件的稳定性。
49.其中，结晶氧化物半导体的晶粒大小为10纳米至1000纳米。具体地，结晶氧化物半导体的晶粒大小为10纳米、50纳米、110纳米、200纳米、350纳米、500纳米、700纳米、900纳米或1000纳米。结晶氧化物半导体的晶粒具体大小由阵列基板10的具体需求所确定。
50.其中，需要说明的是，通过限定构成有源层102的结晶氧化物半导体的晶粒大小，
可以更好地提升器件的稳定性。
51.另外，当结晶氧化物半导体的晶粒大小过大，大于1000纳米时，会形成较大的晶界。如果将此有源层102应用于至大尺寸显示面板中，就出现均匀性较差，显示不均的现象。因此，在本技术实施例中，限定结晶氧化物半导体的晶粒大小为10纳米至1000纳米，以避免上述现象的发生。
52.其中，掺杂粒子包括氢、氦、硼、铝、氮、氟、磷、氩以及硫中的一种或多种的组合。
53.需要说明的是，在现有技术中，采用传统的导体化工艺形成有源层的导体区，会导致阵列基板出现端沟道效应。而在本技术实施例中，通过采用上述掺杂粒子对有源层102的导电区102b进行离子掺杂处理，从而使有源层102的导电区102b形成n+导体区域，便于与源漏极层103连接。采用上述操作形成了特定结构的结晶氧化物半导体薄膜晶体管器件，能够实现薄膜晶体管器件的沟道长度的进一步缩短，同时还可以提升器件的迁移率以及电流驱动能力。
54.其中，有源层102的厚度为100埃至1000埃。具体的，有源层102的厚度为100埃、200埃、300埃、450埃、600埃、800埃或1000埃。有源层102的具体厚度由阵列基板10的具体需求所确定。
55.请参阅图2，图2为本技术实施例提供的阵列基板的第二种实施方式的结构示意图。如图2所示，图2提供的阵列基板10与图1提供的阵列基板10的区别在于：阵列基板10还包括绝缘缓冲层104以及层间绝缘层105。绝缘缓冲层104位于衬底101和有源层102之间。层间绝缘层105设置在有源层102远离衬底101的一面上，且层间绝缘层105上设有通孔105a。源漏极层103经通孔105a与有源层102连接。
56.其中，绝缘缓冲层104的材料包括氮化硅、氧化硅和氮氧化硅中的一种或多种的组合。
57.其中，绝缘缓冲层104的厚度为1000埃至5000埃。具体的，绝缘缓冲层104的厚度为1000埃、1500埃、2000埃、2700埃、3400埃、4200埃或5000埃。绝缘缓冲层104的具体厚度由阵列基板10的具体需求所确定。
58.其中，需要说明的是，在有源层102和衬底101之间会设置用于与外界连接的金属膜层，以用于接收外界信号。因此，在有源层102和衬底101之间设置绝缘缓冲层104可以起到防止金属层接收到的信号影响有源层102的作用。
59.其中，层间绝缘层105的材料包括氧化硅。层间绝缘层105的厚度为3000埃至10000埃。具体的，层间绝缘层105的厚度为3000埃、3500埃、4000埃、5000埃、6000埃、8000埃或10000埃。层间绝缘层105的具体厚度由阵列基板10的具体需求所确定。
60.其中，需要说明的是，源漏极层103与有源层102连接，是为了采用有源层102作为中间传递膜层，以便于源漏极层103中源极接收到的信号经源漏极层103中漏极传递出去。因此，需要在源漏极层103周围设置层间绝缘层105。避免源漏极层103在传递信号时，受到周围其他膜层的影响。
61.请参阅图3，图3为本技术实施例提供的阵列基板的第三种实施方式的结构示意图。如图3所示，图3提供的阵列基板10与图2提供的阵列基板10的区别在于：绝缘缓冲层104包括依次层叠设置的第一绝缘缓冲子层1041以及第二绝缘缓冲子层1042。第一绝缘缓冲子层1041的材料与第二绝缘缓冲子层1042的材料不同
62.其中，需要说明的是，由于绝缘缓冲层104的一侧为有源层102，绝缘缓冲层104的另一侧为衬底101。而衬底101和有源层102的材料不同以及表面特性不同。因此，通过设置依次层叠设置的第一绝缘缓冲子层1041以及第二绝缘缓冲子层1042，且第一绝缘缓冲子层1041的材料与第二绝缘缓冲子层1042的材料不同，从而可以更好地贴合衬底101和有源层102，避免发生膜层相互脱离的现象，另外，还可以更好地达到避免外界信号影响有源层102的作用。
63.请参阅图4，图4为本技术实施例提供的阵列基板的第四种实施方式的结构示意图。如图4所示，图4提供的阵列基板10与图3提供的阵列基板10的区别在于：阵列基板10还包括第一栅极层106以及第一栅极绝缘层107。第一栅极绝缘层107位于有源层102远离衬底101的一面上。第一栅极层106位于第一栅极绝缘层107远离衬底101的一面上。
64.其中，第一栅极层106的材料为过渡金属材料或金属层材料。具体的，第一栅极层106的材料包括钼、钛、钨、铬、镍、铜或铝。第一栅极层106的材料还可以为以上金属的合金材料。其中，第一栅极层106的材料可以为钼钛合金以及铬镍合金等合金。
65.其中，第一栅极层106的厚度为3000埃至6500埃。具体的，第一栅极层106的厚度为3000埃、3500埃、4000埃、4600埃、5200埃、5800埃或6500埃。第一栅极层106的具体厚度由阵列基板10的具体需求所确定。
66.其中，第一栅极绝缘层107的材料为氧化硅。第一栅极绝缘层107的厚度为1000埃至3000埃。具体的，第一栅极绝缘层107的厚度为1000埃、1200埃、1500埃、1800埃、2100埃、2500埃或3000埃。第一栅极绝缘层107的具体厚度由阵列基板10的具体需求所确定。
67.其中，需要说明的是，在本技术实施例中，阵列基板10采用的为顶栅结构。
68.其中，还可以在源漏极层103上形成钝化保护层，用于保护源漏极层103。
69.请参阅图5，图5为本技术实施例提供的阵列基板的第五种实施方式的结构示意图。如图5所示，图5提供的阵列基板10与图4提供的阵列基板10的区别在于：第一栅极层106包括依次层叠设置的第一栅极子层1061、第二栅极子层1062以及第三栅极子层1063。且第一栅极子层1061的材料与第三栅极子层1063的材料相同。
70.其中，第一栅极子层1061的材料包括钼、钛、钨、铬、镍或以上金属的合金材料。具体地，第一栅极子层1061的材料可以为钼钛合金以及铬镍合金等合金。第二栅极子层1062的材料为铜或铝。第三栅极子层1063的材料包括钼、钛、钨、铬、镍或以上金属的合金材料。具体地，第三栅极子层1063的材料可以为钼钛合金以及铬镍合金等合金。
71.其中，第一栅极子层1061的厚度为50埃至500埃。具体的，第一栅极子层1061的厚度为50埃、100埃、150埃、220埃、300埃、400埃或500埃。第一栅极子层1061的具体厚度由阵列基板10的具体需求所确定。
72.其中，第二栅极子层1062的厚度为2000埃至5000埃。具体的，第一栅极绝缘层107的厚度为2000埃、2400埃、2800埃、3300埃、3800埃、4400埃或5000埃。第二栅极子层1062的具体厚度由阵列基板10的具体需求所确定。
73.其中，第三栅极子层1063的厚度为50埃至1000埃。具体的，第三栅极子层1063的厚度为50埃、100埃、200埃、350埃、500埃、700埃或1000埃。第三栅极子层1063的具体厚度由阵列基板10的具体需求所确定。
74.其中，需要说明的是，将栅极层106采用依次层叠设置的三层构成，其中，位于中间
的第二栅极子层1062采用金属层材料，位于两侧的第一栅极子层1061和第三栅极子层1063采用过渡金属材料。可以更好地提高薄膜晶体管器件的稳定性。
75.请参阅图6，图6为本技术实施例提供的阵列基板的第六种实施方式的结构示意图。如图6所示，图6提供的阵列基板10与图3提供的阵列基板的区别在于：阵列基板10还包括第二栅极层108以及第二栅极绝缘层109。第二栅极层108以及第二栅极绝缘层109位于衬底101以及有源层102之间。且第二栅极层108位于第一面101a上。第二栅极绝缘层109位于第二栅极层108远离衬底101的一面上。
76.其中，第二栅极层108的材料为过渡金属材料或金属层材料。具体的，第二栅极层108的材料包括钼、钛、钨、铬、镍、铜或铝。第二栅极层108的材料还可以为以上金属的合金材料。其中，第二栅极层108的材料可以为钼钛合金以及铬镍合金等合金。
77.其中，第二栅极层108的厚度为3000埃至6500埃。具体的，第二栅极层108的厚度为3000埃、3500埃、4000埃、4600埃、5200埃、5800埃或6500埃。第二栅极层108的具体厚度由阵列基板10的具体需求所确定。
78.其中，第二栅极绝缘层109为氧化硅。第二栅极绝缘层109的厚度为1000埃至3000埃。具体的，第二栅极绝缘层109的厚度为1000埃、1200埃、1500埃、1800埃、2100埃、2500埃或3000埃。第二栅极绝缘层109的具体厚度由阵列基板10的具体需求所确定。
79.其中，需要说明的是，在本技术实施例中，阵列基板10采用的为底栅结构。
80.其中，有源层102的沟道区102a设有保护层。需要说明的是，由于有源层102的导体区102b需要进行离子掺杂处理，因此需要在有源层102的沟道区102a设有保护层，用于只对有源层102的导体区102b进行离子掺杂处理，避免离子掺杂在有源层102的沟道区102a内。其中，保护层的材料可以采用光刻胶。
81.另外，有源层102的沟道区102a在衬底101上的正投影位于第二栅极层108在衬底101上的正投影中。需要说明的是，第二栅极层108用于接收外部信号，用于控制薄膜晶体管。因此，需要使有源层102的沟道区102a在衬底101上的正投影位于第二栅极层108在衬底101上的正投影中。
82.在本技术实施例提供的阵列基板中，包括衬底、有源层以及源漏极层；其中，有源层采用结晶氧化物半导体材料形成。另外，有源层包括沟道区和位于沟道区两侧的导电区，且导电区含有掺杂粒子，从而形成特定结构的结晶氧化物半导体薄膜晶体管器件，可以很大程度上提升阵列基板的迁移率并增加驱动特性,还可以提升阵列基板的稳定性。因此，采用本技术实施例提供的阵列基板，可以在提升器件迁移率的基础上保证器件的稳定性。
83.本技术实施例还提供一种阵列基板的制作方法。请参阅图7，图7为本技术实施例提供的显示面板的制作方法的流程示意图。如图7所示，本技术实施例提供的显示面板的制作方法包括以下步骤：
84.步骤201、提供一衬底。
85.请参阅图8，图8为本技术实施例提供的显示面板的制作方法的步骤201对应的显示面板结构示意图。其中，衬底一般采用玻璃基板。因此在衬底上形成其他膜层前，需要先进行清洗，以便于在衬底上涂布形成其他膜层。另外，由于有源层起到导通信号的作用，为了避免外界信号影响有源层，通常会在衬底上先形成绝缘缓冲层，再形成有源层。
86.步骤202、在所述衬底上形成有源层，所述有源层的材料为结晶氧化物半导体，所
述有源层包括沟道区以及位于所述沟道区两侧的导电区，所述导电区内设有掺杂粒子。
87.其中，请参阅图9，图9为本技术实施例提供的显示面板的制作方法的子流程示意图。如图9所示，申请实施例提供的显示面板的制作方法的步骤202包括以下步骤：
88.步骤2021、在所述衬底上形成非晶氧化物半导体层。
89.其中，请参阅图10，图10为本技术实施例提供的显示面板的制作方法的步骤2021对应的显示面板结构示意图。其中，非晶氧化物半导体层为整面涂布。非晶氧化物半导体层包含铟、锌、钙以及氧等元素。
90.步骤2022、对所述非晶氧化物半导体层进行热处理，以形成结晶氧化物半导体层。
91.其中，热处理工艺的温度介于120度至460度之间。具体地，热处理工艺的温度为120度、160度、200度、260度、320度、390度或460度。热处理工艺的处理环境可以采用氧气环境、氮气环境、空气环境或真空环境等。热处理工艺的处理时间为15分钟至120分钟。具体地，热处理工艺的处理时间为15分钟、25分钟、35分钟、50分钟、70分钟、90分钟或120分钟。
92.需要说明的是，在对非晶氧化物半导体层进行热处理，采用上述工作参数，可以使形成的结晶氧化物半导体层的晶粒大小位于10纳米至1000纳米之间。从而可以提高阵列基板的稳定性。
93.另外，还可以在衬底上通过直接沉积的方式形成结晶氧化物半导体层，从而减小工艺制程的难度，有助于降低成本。步骤2023、对所述结晶氧化物半导体层进行蚀刻处理，以形成有源层。
94.其中，请参阅图11，图11为本技术实施例提供的显示面板的制作方法的步骤2023对应的显示面板结构示意图。其中，采用光罩对结晶氧化物半导体层进行蚀刻处理，可以形成特定的结晶氧化物半导体层图案，以形成有源层。
95.步骤2024、向所述有源层的两端注入掺杂粒子，以形成沟道区以及位于所述沟道区两侧的导电区。
96.其中，请参阅图12，图12为本技术实施例提供的显示面板的制作方法的步骤2024对应的显示面板结构示意图。其中，可以通过热氛围粒子扩散、等离子体处理掺杂，高能粒子注入等工艺来向有源层的两端注入掺杂粒子。
97.步骤203、在所述有源层上形成源漏极层，所述源漏极层与所述导电区连接。
98.其中，请参阅图13，图13为本技术实施例提供的显示面板的制作方法的步骤203对应的显示面板结构示意图。其中，可以在源漏极层远离衬底的一面上形成钝化保护层，用于保护源漏极层。
99.在本技术实施例提供的阵列基板的制作方法中，包括衬底、有源层以及源漏极层；其中，有源层采用结晶氧化物半导体材料形成。另外，有源层包括沟道区和位于沟道区两侧的导电区，且导电区含有掺杂粒子，从而形成特定结构的结晶氧化物半导体薄膜晶体管器件，可以很大程度上提升阵列基板的迁移率并增加驱动特性,还可以提升阵列基板的稳定性。因此，采用本技术实施例提供的阵列基板，可以在提升器件迁移率的基础上保证器件的稳定性。
100.本技术实施例还提供一种显示面板。本技术实施例提供的显示面板包括阵列基板10、以及主动发光显示器件层。主动发光显示器件层设置在阵列基板10的上方。其中，上述实施例已经对阵列基板10进行了详细描述，因此，本技术实施例中，对阵列基板10不做过多
赘述。
101.在本技术实施例中，不限定显示面板的类型，根据出光方向其可以为顶部发光显示器件、底部出光显示器件以及双面出光显示器件，根据主动发光显示器件不同可以为oled、mini-led、micro-led以及qled等。
102.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
103.以上对本技术实施例所提供的一种阵列基板、阵列基板的制作方法及显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例的技术方案的范围。
技术特征：1.一种阵列基板，其特征在于，包括：衬底，所述衬底包括相对设置的第一面和第二面；有源层，所述有源层设置在所述第一面上，所述有源层的材料为结晶氧化物半导体，所述有源层包括沟道区以及位于所述沟道区两侧的导电区，所述导电区内设有掺杂粒子；源漏极层，所述源漏极层设置在所述有源层远离所述衬底的一面上，且所述源漏极层与所述导电区连接。2.根据权利要求1所述的阵列基板，其特征在于，所述结晶氧化物半导体的晶粒大小为10纳米至1000纳米。3.根据权利要求1所述的阵列基板，其特征在于，所述掺杂粒子包括氢、氦、硼、铝、氮、氟、磷、氩以及硫中的一种或多种的组合。4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括绝缘缓冲层以及层间绝缘层，所述绝缘缓冲层位于所述衬底和所述有源层之间，所述层间绝缘层设置在所述有源层远离所述衬底的一面上，且所述层间绝缘层上设有通孔，所述源漏极层经所述通孔与所述有源层连接。5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第一栅极层以及第一栅极绝缘层，所述第一栅极绝缘层位于所述有源层远离所述衬底的一面上，所述第一栅极层位于所述第一栅极绝缘层远离所述衬底的一面上。6.根据权利要求5所述的阵列基板，其特征在于，所述第一栅极层包括依次层叠设置的第一栅极子层、第二栅极子层以及第三栅极子层，且所述第一栅极子层的材料与第三栅极子层的材料相同。7.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第二栅极层以及第二栅极绝缘层，所述第二栅极层以及第二栅极绝缘层位于所述衬底以及所述有源层之间，且所述第二栅极层位于所述第一面上，所述第二栅极绝缘层位于所述第二栅极层远离所述衬底的一面上。8.一种阵列基板的制作方法，其特征在于，所述制作方法包括：提供一衬底；在所述衬底上形成有源层，所述有源层的材料为结晶氧化物半导体，所述有源层包括沟道区以及位于所述沟道区两侧的导电区，所述导电区内设有掺杂粒子；在所述有源层上形成源漏极层，所述源漏极层与所述导电区连接。9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述在所述衬底上形成有源层的具体步骤，包括：在所述衬底上形成非晶氧化物半导体层；对所述非晶氧化物半导体层进行热处理，以形成结晶氧化物半导体层；对所述结晶氧化物半导体层进行蚀刻处理，以形成有源层；向所述有源层的两端注入掺杂粒子，以形成沟道区以及位于所述沟道区两侧的导电区。10.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述在所述衬底上形成有源层的具体步骤，包括：在所述衬底上直接沉积形成结晶氧化物半导体层；
对所述结晶氧化物半导体层进行蚀刻处理，以形成有源层；向所述有源层的两端注入掺杂粒子，以形成沟道区以及位于所述沟道区两侧的导电区。
技术总结本申请实施例提供的阵列基板及阵列基板的制作方法中，包括衬底、有源层以及源漏极层；其中，有源层采用结晶氧化物半导体材料形成。另外，有源层包括沟道区和位于沟道区两侧的导电区，且导电区含有掺杂粒子，从而形成特定结构的结晶氧化物半导体薄膜晶体管器件，可以很大程度上提升阵列基板的迁移率并增加驱动特性,还可以提升阵列基板的稳定性。因此，采用本申请实施例提供的阵列基板，可以在提升器件迁移率的基础上保证器件的稳定性。移率的基础上保证器件的稳定性。移率的基础上保证器件的稳定性。
技术研发人员：ꢀ(74)专利代理机构
受保护的技术使用者：深圳市华星光电半导体显示技术有限公司
技术研发日：2022.07.08
技术公布日：2022/11/1
