1.本公开涉及一种显示装置和用于制造该显示装置的方法。
背景技术:2.随着对信息显示的兴趣的增加以及对使用便携式信息媒介的需求的增加,对显示装置的需求和商业化成为焦点。显示装置可以使用利用诸如聚酰亚胺的树脂的基底,因此可以实现弯曲或折叠的显示装置。
3.最近,为了在相同尺寸的状态下提供较宽的屏幕,正在展开对作为边框的最小化的零边框(即,意味着几乎没有边框)应用到其的显示装置的开发。
技术实现要素:4.技术问题
5.本公开要解决的目的可以提供一种通过在基底的外部区域中设置虚设图案通过使干蚀刻工艺期间发生的缺陷最小化的具有改善的可靠性的显示装置,干蚀刻工艺以一个盒(cell)(或显示面板)为单位对包括像素单元(或显示单元)的母基底(或母基底)进行设置。
6.另外,本公开要解决的另一个目的是提供一种使无效空间最小化的显示装置。
7.另外,本公开要解决的另一个目的是提供一种制造上述显示装置的方法。
8.技术方案
9.根据本公开的实施例,显示装置可以包括:基底,包括显示区域和非显示区域;像素电路层,设置在基底的第一表面上,并且包括至少一个晶体管;显示元件层,设置在像素电路层上,并且包括发光元件;薄膜封装层,设置在显示元件层上;以及虚设单元,设置在非显示区域中,并且设置在基底的边缘上。这里,虚设单元可以包括透明导电材料。
10.在本公开的实施例中,虚设单元可以包括:第一虚设图案,设置在基底的第一表面上;以及第二虚设图案,设置在第一虚设图案上。这里,第一虚设图案可以是蚀刻停止件。
11.在本公开的实施例中,像素电路层可以包括设置在基底上的缓冲层、设置在缓冲层上的至少一个绝缘层和设置在缓冲层上的所述晶体管。这里,第二虚设图案可以覆盖缓冲层的至少一部分和绝缘层的至少一部分。
12.在本公开的实施例中,其中,第一虚设图案的至少一部分和第二虚设图案的至少一部分可以在平面和剖面上彼此叠置。
13.在本公开的实施例中,第一虚设图案和第二虚设图案可以具有相同或不同的平面形状。
14.在本公开的实施例中,第二虚设图案可以被定位为比第一虚设图案自基底的边缘起靠近显示区域。
15.在本公开的实施例中,第一虚设图案的宽度与第二虚设图案的宽度可以在平面上彼此相同或不同。
16.在本公开的实施例中,显示装置还可以包括:至少一个坝单元,设置在基底的非显示区域中。第一虚设图案和第二虚设图案可以位于基底的边缘处的坝单元之间。
17.在本公开的实施例中,显示装置还可以包括:光阻挡层,在非显示区域中设置在第一虚设图案与第二虚设图案之间。这里,光阻挡层可以覆盖坝单元。
18.在本公开的实施例中,显示装置还可以包括:辅助层,设置在光阻挡层与第二虚设图案之间。
19.在本公开的实施例中,第二虚设图案可以覆盖辅助层的至少一部分。这里,辅助层可以是包括散射颗粒的光漫射层。
20.在本公开的实施例中,薄膜封装层可以包括:第一封装层,设置在显示元件层上;第二封装层,设置在第一封装层上;第三封装层,设置在第二封装层上。这里,第二封装层可以是有机绝缘层,第一封装层和第三封装层可以是无机绝缘层。
21.在本公开的实施例中,第三封装层可以覆盖第二虚设图案的至少一部分。
22.在本公开的实施例中,发光元件可以包括:第一电极,电连接到晶体管;发射层,设置在第一电极上;以及第二电极,设置在发射层上。这里,第二虚设图案可以与第二电极设置在同一层,并且可以包括与第二电极的材料相同的材料。
23.在本公开的实施例中,发光元件可以包括:第一半导体层,掺杂有第一导电掺杂剂;第二半导体层,掺杂有第二导电掺杂剂;以及活性层,设置在第一半导体层与第二半导体层之间。
24.在本公开的实施例中,显示装置还可以包括:触摸传感器,设置在薄膜封装层上。触摸传感器可以包括:基体层,设置在显示元件层上;第一导电图案,设置在基体层上;第一触摸绝缘层,设置在第一导电图案上;第二导电图案,设置在第一触摸绝缘层上;第二触摸绝缘层,设置在第二导电图案上。这里,基体层可以设置在第二虚设图案上,以覆盖第二虚设图案的至少一部分。
25.在本公开的实施例中,第一虚设图案和第二虚设图案可以从基底的边缘在远离显示元件层的方向上突出。
26.在本公开的实施例中,第一虚设图案的至少一部分和第二虚设图案的至少一部分可以彼此接触。
27.在本公开的实施例中,基底可以包括其上设置有虚设单元的第一表面和面对第一表面的第二表面。这里,基底的宽度可以沿着一个方向从第一表面朝向第二表面减小。
28.可以通过以下步骤提供上述显示装置,以下步骤包括:准备具有至少两个或更多个单元区域的母基底;在单元区域的边缘处形成第一虚设图案;在单元区域中的每个中形成像素单元,并且形成与第一虚设图案叠置的第二虚设图案;在像素单元和第二虚设图案上形成薄膜封装层;以及通过执行干蚀刻工艺去除母基底的一部分,从而以显示面板为单位设置母基底。
29.在本公开的实施例中,第一虚设图案和第二虚设图案可以彼此叠置并且包括透明导电氧化物。
30.有益效果
31.根据本公开的实施例,可以通过在基底的外部区域中设置虚设图案来保护设置在母基底(或母基底)上的构造免受蚀刻气体的影响来提供具有改善的可靠性的显示装置,蚀
刻气体在将母基底(或母基底)设置为一个盒(或显示面板)单元的工艺中被使用。
32.另外,根据本公开的实施例,当以一个盒(或显示面板)为单位对母基底(或母基底)进行设置时,可以通过使用干蚀刻方法来提供其中使显示面板的外部区域(或非显示区域)的无效空间最小化的显示装置。
33.另外,根据本公开的实施例,可以提供一种制造上述显示装置的方法。
34.根据本公开的实施例的效果不受以上示例内容的限制,并且更多各种效果包括在本说明书中。
附图说明
35.图1是示意性地示出根据本公开的实施例的显示装置的透视图。
36.图2是图1的显示装置的示意性剖视图。
37.图3是图2的显示面板的示意性剖视图。
38.图4是图2的显示面板的示意性平面图。
39.图5a和图5b是示出根据实施例的图4中所示的一个像素中所包括的组件的电连接关系的电路图。
40.图6是沿着图4的线i-i’截取的剖视图。
41.图7至图9是与图4的线i-i’对应的剖视图,其更详细地示出了图6中所示的显示面板的一个区域。
42.图10a至图10d是顺序地示出根据本公开的实施例的制造显示装置的方法的示意性平面图。
43.图11a是沿着图10a的线ii-ii’截取的剖视图,图11b是沿着图10b的线ii-ii’截取的剖视图,图11c是沿着图10c的线ii-ii’截取的剖视图,图11d是沿着图10d的线ii-ii’截取的剖视图。
44.图12是根据另一实施例的作为图6中所示的第三封装层的实现方式的与图4的线i-i’对应的剖视图。
45.图13是与图4的线i-i’对应的剖视图,其更详细地示出了图12中所示的显示面板的一个区域。
46.图14是示出根据另一实施例的图4中所示的显示面板的示意性平面图。
47.图15是沿着图14的线iii-iii’截取的剖视图。
48.图16是示出根据另一实施例的图1的显示装置的示意性剖视图。
49.图17是图16的触摸传感器的示意性剖视图。
50.图18是图16的触摸传感器的示意性平面图。
51.图19a是示意性地示出图18的部分ea的示例的放大平面图。
52.图19b是沿着图19a的线v-v’截取的剖视图。
53.图20是沿着图18的线iv-iv’截取的剖视图。
54.图21是沿着图18的线iv-iv’截取的剖视图,其更详细地示出了图20中所示的显示装置的一个区域。
55.图22是沿着图18的线iv-iv’截取的剖视图,其示出了根据另一实施例的图21的第二虚设图案和绝缘层。
具体实施方式
56.由于本公开可以以各种方式修改并且具有各种形式,因此具体实施例将在附图中示出并且将在说明书中详细描述。然而,应当理解的是,本公开不旨在限于所公开的具体形式,并且本公开包括在本公开的精神和技术范围内的所有修改、等同物和替换。
57.在描述每个附图时,类似的附图标记用于类似的组件。在附图中,为了本公开的清楚的目的,结构的尺寸根据实际尺寸而放大示出。术语“第一”和“第二”等可以用来描述各种组件,但是组件不应受这些术语限制。这些术语仅用于将一个组件与另一组件区分开的目的。例如,在不脱离本公开的范围的情况下,第一组件可以被称为第二组件,类似地,第二组件也可以被称为第一组件。除非上下文另外明确地指出,否则单数表述包括复数表述。
58.应当理解的是,在本技术中,术语“包括”或“具有”等用来说明存在说明书中描述的特征、数字、步骤、操作、组件、部件或其组合,但是不排除预先存在或添加一个或更多个其他特征、数字、步骤、操作、组件、部件或其组合的可能性。另外,层、膜、区域或板等的一部分被称为“在”另一部分“上”的情况,其不仅包括该部分“直接在”所述另一部分“上”的情况,而且还包括该部分与所述另一部分之间还有其他部分的情况。另外,在本说明书中,当层、膜、区域或板等的一部分形成在另一部分上时,形成方向不限于上方方向,而是包括在侧表面上或在下方方向上形成该部分。相反,当层、膜、区域或板等的一部分形成“在”另一部分“下方”时,这不仅包括该部分“直接在”所述另一部分“之下”的情况,而且还包括在该部分与所述另一部分之间存在其他部分的情况。
59.在本技术中,在组件(例如,“第一组件”)与另一组件(例如,“第二组件”)可操作地或通信地结合/结合到或“连接到”所述另一组件(例如,“第二组件”)的情况下,该情况应当被理解为该组件可以直接连接到所述另一组件,或者可以通过其他组件(例如,“第三组件”)连接到所述另一组件。相反,在组件(例如,“第一组件”)与另一组件(例如,“第二组件”)“直接结合/直接结合到”或“直接连接到”所述另一组件(例如,“第二组件”)的情况下,该情况可以被理解为在该组件和所述另一组件之间不存在其他组件(例如,“第三组件”)。
60.在下文中,将参照附图详细描述本公开的优选实施例和本领域技术人员容易理解本公开的内容所需的其他事项。在下面的描述中,除非上下文另外明确地指出,否则单数表述包括复数表述。
61.图1是示意性地示出根据本公开的实施例的显示装置的透视图,图2是图1的显示装置的示意性剖视图,图3是图2的显示面板的示意性剖视图。
62.参照图1至图3,显示装置dd可以包括显示面板dp和窗wd。
63.当显示装置dd是其中将显示表面应用于一个表面的电子装置(诸如智能电话、电视、平板pc、移动电话、视频电话、电子书阅读器、台式pc、膝上型pc、上网本计算机、工作站、服务器、pda、便携式多媒体播放器(pmp)、mp3播放器、医疗装置、相机或可穿戴装置)时,本公开可以应用于显示装置dd。
64.显示装置dd可以以各种形状设置,例如,显示装置dd可以以具有彼此平行的两对边的矩形板形状设置,但是本公开不限于此。当显示装置dd以矩形板形状设置时,两对边中的一对边可以被设置为比另一对边长。在附图中,显示装置dd具有由直线形成的有角的角部分,但是公开不限于此。根据实施例,以矩形板形状设置的显示装置dd可以在一条长边和一条短边彼此接触的角部分处具有圆形(倒圆)形状。
65.在本公开的实施例中,为了便于描述,显示装置dd具有矩形形状,该矩形形状具有一对长边和一对短边,并且长边的延伸方向被指示为第二方向dr2,短边的延伸方向被指示为第一方向dr1,与长边的延伸方向和短边的延伸方向垂直的方向被指示为第三方向dr3。第一方向dr1、第二方向dr2和第三方向dr3可以分别指由第一方向dr1、第二方向dr2和第三方向dr3指示的方向。
66.在本公开的实施例中,显示装置dd的至少一部分可以具有柔性,显示装置dd可以在具有柔性的部分处折叠。
67.显示装置dd可以包括显示图像的显示区域dd_da和设置在显示区域dd_da的至少一侧的非显示区域dd_nda。非显示区域dd_nda是其中不显示图像的区域。然而,本公开不限于此。根据实施例,可以相对地设计显示区域dd_da的形状和非显示区域dd_nda的形状。
68.根据实施例,显示装置dd可以包括感测区域和非感测区域。显示装置dd不仅可以通过感测区域显示图像,而且可以感测在显示表面上执行的触摸输入或感测从前方入射的光。非感测区域可以围绕感测区域,但是这是示例并且可以不限于此。根据实施例,显示区域da的部分区域可以与感测区域对应。
69.显示面板dp可以显示图像。作为显示面板dp,可以使用能够自发射的显示面板(诸如使用有机发光二极管作为发光元件的有机发光显示面板(oled面板)、使用超小型发光二极管作为发光元件的超小型发光二极管显示面板(纳米级led显示面板)以及使用量子点和有机发光二极管的量子点有机发光显示面板(qd oled面板))。另外,作为显示面板dp,可以使用非发射显示面板(诸如液晶显示面板(lcd面板)、电泳显示面板(epd面板)和电润湿显示面板(ewd面板))。当非发射型显示面板用作显示面板dp时,显示装置dd可以包括向显示面板dp供应光的背光单元。
70.显示面板dp可以包括基底sub、像素电路层pcl、显示元件层dpl和薄膜封装层tfe。
71.基底sub可以是刚性基底或柔性基底。这里,当基底sub是刚性基底时,基底sub可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。当基底sub是柔性基底时,基底sub可以是包括聚合物有机材料的膜基底和塑料基底中的一种。另外,基底sub可以包括玻璃纤维增强塑料(frp)。
72.像素电路层pcl可以设置在基底sub上。在像素电路层pcl中,可以设置多个薄膜晶体管和连接到薄膜晶体管的线路。例如,每个薄膜晶体管可以具有其中半导体层、栅电极和源/漏电极顺序地堆叠并且绝缘层置于它们之间的形状。半导体层可以包括非晶硅、多晶硅、低温多晶硅和有机半导体。栅电极和源/漏电极可以包括铝(al)、铜(cu)、钛(ti)和钼(mo)中的一种,但是本公开不限于此。另外,像素电路层pcl可以包括一个或更多个绝缘层。
73.显示元件层dpl可以设置在像素电路层pcl上。显示元件层dpl可以包括发射光的发光元件。发光元件可以是例如有机发光二极管,但是本公开不限于此。根据实施例,发光元件可以是包括无机发光材料的无机发光元件或者通过使用量子点改变发射的光的波长来发射光的发光元件(量子点显示元件)。有机发光二极管可以具有例如其中阳极电极、空穴传输层、有机发射层、电子传输层和阴极电极顺序地堆叠的形状,但是不限于此。
74.薄膜封装层tfe可以设置在显示元件层dpl上。薄膜封装层tfe可以是封装基底,或者可以具有由多层形成的封装层的形状。当薄膜封装层tfe具有所述封装层的形状时,薄膜封装层tfe可以包括无机层和/或有机层。例如,薄膜封装层tfe可以具有其中无机层、有机
层和无机层顺序地堆叠的形状。薄膜封装层tfe可以防止外部空气和湿气渗透到显示元件层dpl和像素电路层pcl中。
75.用于保护显示面板dp的暴露的表面的窗wd可以设置在显示面板dp上。窗wd可以保护显示面板dp免受外部冲击,并且可以向用户提供输入表面和/或显示表面。窗wd可以使用光学透明粘性(或粘合)构件oca结合到显示面板dp。
76.窗wd可以具有选自玻璃基底、塑料膜和塑料基底的多层结构。这种多层结构可以通过连续工艺或使用粘合层的粘合工艺形成。窗wd的整体或一部分可以具有柔性。
77.触摸传感器(未示出)可以设置在显示面板dp与窗wd之间。触摸传感器可以直接设置在从显示面板dp的其上发射图像的表面上,以接收用户的触摸输入。在本公开的实施例中,除了使用单独的粘性层(或粘合层)附着之外,“直接设置”可以意指通过连续工艺形成。
78.图4是图2的显示面板的示意性平面图。
79.参照图1至图4,显示面板dp可以包括基底sub、设置在基底sub上的像素pxl、设置在基底sub上并驱动像素pxl的驱动器、以及连接像素pxl和驱动单元的线路单元。
80.基底sub可以由具有近似矩形形状的一个区域形成。然而,设置在基底sub的区域的数量可以与此不同,基底sub的形状可以根据设置在基底sub的区域而具有不同的形状。
81.基底sub可以由诸如玻璃或树脂的绝缘材料形成。另外,基底sub可以由具有柔性的材料形成以被弯曲或折叠,并且可以具有单层结构或多层结构。例如,具有柔性的材料可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。在本公开的实施例中,基底sub可以由具有柔性的聚酰亚胺形成。然而,构成基底sub的材料不限于上述实施例。
82.基底sub可以包括显示区域da和非显示区域nda。显示区域da可以是其中设置有像素pxl以显示图像的区域,非显示区域nda可以是其中未设置有像素pxl的区域并且可以是其中不显示图像的区域。为了便于描述,图4中仅示出了一个像素pxl,但是多个像素pxl可以设置在基底sub的显示区域da中。
83.显示面板dp的显示区域da可以与显示装置dd的显示区域dd_da对应,显示面板dp的非显示区域nda可以与显示装置dd的非显示区域dd_nda对应。
84.用于驱动像素pxl的驱动器以及使像素pxl和驱动器连接的线路(未示出)的一部分可以设置在非显示区域nda中。非显示区域nda可以与显示装置dd的边框区域对应。
85.像素pxl可以设置在基底sub的显示区域da中。像素pxl中的每个可以是用于显示图像的最小单元。像素pxl可以包括发射白光和/或彩色光的发光元件。像素pxl中的每个可以发射红色、绿色和蓝色之中的任何一种颜色的光,但是不限于此,像素pxl中的每个可以发射青色、品红色或黄色等的光。像素pxl中的每个可以包括设置在基底sub上的像素电路层pcl和设置在像素电路层pcl上的显示元件层dpl。
86.像素pxl可以沿着在第一方向dr1上延伸的行和在与第一方向dr1交叉的第二方向dr2上延伸的列以矩阵形式布置。然而,像素pxl的布置形式没有特别限制,并且像素pxl可以以各种形式布置。像素pxl在附图中具有矩形形状,但是本公开不限于此,像素pxl可以被修改为各种形状。另外,当设置多个像素pxl时,多个像素pxl可以被设置为具有不同的面积(或尺寸)。例如,在具有不同颜色的发射光的像素pxl的情况下,像素pxl可以针对每种颜色
以不同的面积(或尺寸)或者以不同的形状设置。
87.驱动器通过线路单元向像素pxl中的每个提供信号并控制像素pxl的驱动。在图4中,为了便于描述,省略了线路单元,稍后参照图5a和图5b描述线路单元。
88.驱动器可以包括沿着扫描线向像素pxl中的每个传输扫描信号的扫描驱动器(未示出)、沿着发射控制线向像素pxl中的每个提供发射控制信号的发射驱动器(未示出)、沿着数据线向像素pxl中的每个提供数据信号的数据驱动器(未示出)以及时序控制器(未示出)。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。
89.同时,显示面板dp可以包括像素单元px(或显示单元)和与像素单元px(或显示单元)间隔开的虚设单元dmp。
90.像素单元px(或显示单元)可以包括显示图像的像素pxl和设置在像素pxl上的薄膜封装层tfe。例如,像素单元px(或显示单元)可以包括设置在显示区域da中以显示图像的像素pxl和设置在像素pxl上以覆盖像素pxl的薄膜封装层tfe。
91.虚设单元dmp可以设置在基底sub的非显示区域nda中。虚设单元dmp可以在平面图中以预定的距离与像素单元px(或显示单元)间隔开,并且可以沿着基底sub的边缘设置。在本公开的实施例中,虚设单元dmp可以沿着基底sub的第一侧s1至第四侧s4中的全部设置,但是本公开不限于此。当在平面上观看时,虚设单元dmp的一侧可以与基底sub的边缘重合,或者可以从基底sub的边缘在远离像素单元px(或显示单元)的方向上沿着第一方向dr1(或水平方向)突出。例如,虚设单元dmp的一侧可以从基底sub的边缘沿着第一方向dr1向外突出。在图4中,为了方便,虚设单元dmp的一侧被示出为与基底sub的边缘重合。
92.在本公开的实施例中,公开了其中虚设单元dmp沿着基底sub的第一侧s1至第四侧s4设置以具有形成闭合环形的形状的示例,但是本公开不限于此。根据实施例,当改变基底sub的形状时,可以不同地设定虚设单元dmp的设置位置和形状。例如,当基底sub以圆形、椭圆形或多边形形成时,虚设单元dmp可以以与圆形对应并形成闭合环形的形状、与椭圆形对应并形成闭合环形的形状或者与多边形对应并形成闭合环形的形状设置。
93.虚设单元dmp可以包括第一虚设图案dmp1和第二虚设图案dmp2。第一虚设图案dmp1和第二虚设图案dmp2可以在平面上彼此叠置,并且可以具有相同或相似的平面形状。例如,第一虚设图案dmp1和第二虚设图案dmp2中的每个可以具有沿着基底sub的边缘形成闭合环形的形状。稍后参照图6至图9描述虚设单元dmp的详细描述。
94.图5a和图5b是示出根据实施例的包括在图4中所示的一个像素中的组件的电连接关系的电路图。
95.在图5a和图5b中,不仅将包括在图4中所示的像素中的每个的组件统称为像素pxl,而且将其中设置有所述组件的区域统称为像素pxl。图5a和图5b中的每个中所示的像素pxl可以是包括在图4的显示面板dp中的像素pxl中的任何一个,像素pxl可以具有基本上彼此相同或相似的结构。
96.在图5a中,一个像素pxl可以包括作为发光元件ld的有机发光二极管。在图5b中,一个像素pxl可以包括小至微米级或纳米级的多个超小型无机发光二极管,超小型无机发光二极管以其中氮化物基半导体生长为发光元件ld的结构形成。
97.在图5a和图5b中,示出了连接到设置在显示面板dp的显示区域da的第i行(或像素行)中的第i扫描线si和第i发射控制线ei以及设置在第j列(或像素列)中的第j数据线dj并
且包括七个晶体管和一个存储电容器cst的一个有源型像素pxl。
98.参照图1至图5a,每个像素pxl可以包括发光元件ld和用于驱动发光元件ld的像素电路144。在本公开的实施例中,发光元件ld可以是有机发光二极管,但是本公开不限于此。
99.像素电路144可以连接到对应的像素pxl的扫描线si和数据线dj。例如,当像素pxl设置在显示面板dp的显示区域da的第i(i是自然数)行第j(j是自然数)列时,像素pxl的像素电路144可以连接到显示区域da的第i扫描线si和第j数据线dj。另外,根据实施例,像素电路144还可以至少连接到另一扫描线。例如,设置在显示面板dp的显示区域da的第i行中的一个像素pxl还可以连接到第i-1扫描线si-1和/或第i+1扫描线si+1。另外,根据实施例,除了第一像素电源elvdd和第二像素电源elvss之外,像素电路144还可以连接到第三电源。例如,像素电路144还可以连接到初始化电源vint。
100.像素电路144可以包括第一晶体管t1至第七晶体管t7以及存储电容器cst。
101.第一晶体管t1(驱动晶体管)的一个电极(例如,源电极)可以经由第五晶体管t5连接到第一像素电源elvdd施加到其的电源线pl,另一电极(例如,漏电极)可以经由第六晶体管t6连接到发光元件ld。另外,第一晶体管t1的栅电极可以连接到第一节点n1。第一晶体管t1可以响应于第一节点n1的电压来控制经由发光元件ld在第一像素电源elvdd与第二像素电源elvss之间流动的驱动电流。
102.第二晶体管t2(开关晶体管)可以连接在连接到像素pxl的第j数据线dj与第一晶体管t1的源电极之间。另外,第二晶体管t2的栅电极可以连接到与像素pxl连接的第i扫描线si。第二晶体管t2可以在从第i扫描线si供应栅极导通电压(例如,低电压)的扫描信号时导通,以使第j数据线dj电连接到第一晶体管t1的源电极。因此,当第二晶体管t2导通时,从第j数据线dj供应的数据信号可以传输到第一晶体管t1。
103.第三晶体管t3可以连接在第一晶体管t1的漏电极与第一节点n1之间。另外,第三晶体管t3的栅电极可以连接到第i扫描线si。第三晶体管t3的栅电极可以在从第i扫描线si供应栅极导通电压的扫描信号时导通,以使第一晶体管t1的漏电极和第一节点n1彼此电连接。
104.第四晶体管t4可以连接在第一节点n1与初始化电源vint施加到其的初始化电源线ipl之间。另外,第四晶体管t4的栅电极可以连接到前一扫描线,例如,第i-1扫描线si-1。第四晶体管t4可以在栅极导通电压的扫描信号供应到第i-1扫描线si-1时导通,以使初始化电源vint的电压传输到第一节点n1。这里,初始化电源vint可以具有等于或小于数据信号的最低电压的电压。
105.第五晶体管t5可以连接在第一像素电源elvdd到其的电源线pl与第一晶体管t1之间。另外,第五晶体管t5的栅电极可以连接到对应的发射控制线,例如,第i发射控制线ei。第五晶体管t5可以在栅极截止电压的发射控制信号供应到第i发射控制线ei时截止,并且可以在其他情况下导通。
106.第六晶体管t6可以连接在第一晶体管t1与发光元件ld之间。另外,第六晶体管t6的栅电极可以连接到第i发射控制线ei。第六晶体管t6可以在栅极截止电压的发射控制信号供应到第i发射控制线ei时截止,并且可以在其他情况下导通。
107.第七晶体管t7可以连接在发光元件ld与初始化电源vint施加到其的初始化电源线ipl之间。另外,第七晶体管t7的栅电极可以连接到下一级的扫描线中的任何一条扫描
线,例如,第i+1扫描线si+1。第七晶体管t7可以在栅极导通电压的扫描信号供应到第i+1扫描线si+1时导通,以使初始化电源vint的电压供应到发光元件ld。此时,施加到第七晶体管t7的栅电极的信号可以是与供应到第i扫描线si的栅极导通电压的扫描信号具有相同时序的信号。
108.存储电容器cst可以连接在第一节点n1与第一像素电源elvdd施加到其的电源线pl之间。存储电容器cst可以存储数据信号和与第一晶体管t1的阈值电压对应的电压。
109.发光元件ld的第一电极(或阳极电极)可以经由第六晶体管t6连接到第一晶体管t1,第二电极(或阴极电极)可以连接到第二像素电源elvss。发光元件ld响应于从第一晶体管t1供应的电流量而产生预定的亮度的光(或光线)。第一像素电源elvdd的电压值可以被设定为比第二像素电源elvss的电压值高,使得电流可以流到发光元件ld。
110.发光元件ld可以是例如有机发光二极管。发光元件ld可以发射红色、绿色和蓝色中的一种颜色的光。然而,本公开不限于此。
111.同时,每个像素pxl的结构不限于图5a中所示的实施例。例如,不言而喻的是,各种当前已知结构的像素电路144可以应用于每个像素pxl。
112.在下文中,参照图5b描述包括以其中生长氮化物基半导体的结构形成的多个发光元件ld的每个像素pxl。
113.参照图1至图4和图5b,每个像素pxl可以包括产生与数据信号对应的亮度的光的发光单元emu。另外,每个像素pxl还可以选择性地包括用于驱动发光单元emu的像素电路144。
114.根据实施例,发光单元emu可以包括并联连接在第一驱动电源vdd的电压施加到其的第一电源线pl1与第二驱动电源vss施加到其的第二电源线pl2之间的多个发光元件ld。例如,发光单元emu可以包括经由像素电路144和第一电源线pl1连接到第一驱动电源vdd的第一电极el1(或第一对准电极)、通过第二电源线pl2连接到第二驱动电源vss的第二电极el2(或第二对准电极)、以及在第一电极el1与第二电极el2之间在同一方向上并联连接的多个发光元件ld。在本公开的实施例中,第一电极el1可以是阳极电极,第二电极el2可以是阴极电极。
115.包括在发光单元emu中的发光元件ld中的每个可以包括由不同类型的半导体层形成的第一半导体层和第二半导体层(未示出)以及置于第一半导体层与第二半导体层之间的活性层(未示出)。例如,发光元件ld中的每个可以实现为其中第一半导体层、活性层和第二半导体层在一个方向上顺序地堆叠的发光堆叠件。这里,第一半导体层可以是n型半导体层,第二半导体层可以是p型半导体层。
116.发光元件ld中的每个可以包括通过第一电极el1连接到第一驱动电源vdd的第一端和通过第二电极el2连接到第二驱动电源vss的第二端。第一驱动电源vdd和第二驱动电源vss可以具有不同的电位。例如,第一驱动电源vdd可以被设定为高电位电源,第二驱动电源vss可以被设定为低电位电源。此时,在像素pxl的发射时段期间,第一驱动电源vdd与第二驱动电源vss之间的电位差可以被设定为大于或等于发光元件ld的阈值电压。
117.如上所述,在分别被供应有不同电位的电压的第一电极el1与第二电极el2之间在同一方向(例如,正向方向)上并联连接的每个发光元件ld可以构成每个有效光源。这样的有效光源可以聚集以构成像素pxl的发光单元emu。发光单元emu的发光元件ld可以发射具
有与通过像素电路144供应的驱动电流对应的亮度的光。例如,在每个帧周期期间,像素电路144可以向发光单元emu供应与对应的帧数据的灰度值对应的驱动电流。供应到发光单元emu的驱动电流可以被划分并且可以流过发光元件ld。因此,在每个发光元件ld发射与流过其的电流对应的亮度的光的同时,发光单元emu可以发射与驱动电流对应的亮度的光。
118.根据实施例,除了构成每个有效光源的发光元件ld之外,发光单元emu还可以包括至少一个无效光源。例如,至少反向发光元件ldr还可以连接在发光单元emu的第一电极el1与第二电极el2之间。反向发光元件ldr可以与构成有效光源的发光元件ld一起并联连接在第一电极el1与第二电极el2之间,并且可以在与发光元件ld相反的方向上连接在第一电极el1与第二电极el2之间。
119.像素电路144可以连接到对应像素pxl的扫描线si和数据线dj。例如,当像素pxl设置在显示区域da的第i(i是自然数)行第j(j是自然数)列时,像素pxl的像素电路144可以连接到显示区域da的第i扫描线si和第j数据线dj。另外,像素电路144还可以连接到像素pxl的控制线cli和感测线senj。像素电路144可以包括第一晶体管t1至第三晶体管t3以及存储电容器cst。
120.由于除了由于晶体管的类型改变而导致的一些组件的连接位置改变之外,第一晶体管t1和第二晶体管t2的构造和操作类似于参照图5a描述的第一晶体管t1和第二晶体管的构造和操作,因此省略其描述。
121.第三晶体管t3连接在第一晶体管t1与感测线senj之间。例如,第三晶体管t3的一个电极可以连接到第一晶体管t1的与第一电极el1连接的一个端子(例如,源电极),第三晶体管t3的另一电极可以连接到感测线senj。同时,当省略感测线senj时,第三晶体管t3的栅电极可以连接到第j数据线dj。
122.根据实施例,第三晶体管t3的栅电极连接到控制线cli。同时,当省略控制线cli时,第三晶体管t3的栅电极可以连接到第i扫描线si。第三晶体管t3可以在预定的感测期间通过供应到控制线cli的栅极导通电压(例如,高电平)的控制信号导通,以使感测线senj和第一晶体管t1彼此电连接。
123.根据实施例,感测时段可以是用于提取设置在显示区域da中的像素pxl中的每个的特性信息(例如,第一晶体管t1的阈值电压等)的时段。在上述感测时段期间,通过经由第j数据线dj和第二晶体管t2向第一节点n1供应第一晶体管t1可以以其导通的预定的参考电压,或者通过使每个像素pxl连接到电流源等,第一晶体管t1可以导通。另外,通过向第三晶体管t3供应栅极导通电压的控制信号以导通第三晶体管t3,第一晶体管t1可以连接到感测线senj。因此,可以通过上述感测线senj提取包括第一晶体管t1的阈值电压等的每个像素pxl的特性信息。提取的特性信息可以用来转换图像数据,从而补偿像素pxl之间的特性偏差。
124.同时,图5b公开了其中第一晶体管t1至第三晶体管t3中的全部是n型晶体管的实施例,但是本公开不限于此。例如,上述第一晶体管t1至第三晶体管t3中的至少一个可以改变为p型晶体管。另外,图5b公开了其中发光单元emu连接在像素电路144与第二驱动电源vss之间的实施例,但是发光单元emu也可以连接在第一驱动电源vdd与像素电路144之间。
125.适用于本公开的每个像素pxl的结构不限于图5a和图5b中所示的实施例,对应的像素pxl可以具有各种结构。
126.图6是沿着图4的线i-i’截取的剖视图,图7至图9是与图4的线i-i’对应的剖视图,其更详细地示出了图6中所示的显示面板的一个区域。
127.在图6至图9中,虚设单元dmp和像素单元px(或显示单元)的结构被简化(诸如将每个电极示出为单个电极层并且将每个绝缘层示出为仅单个绝缘层),但是本公开不限于此。
128.在本公开的实施例中,“形成和/或设置在同一层”可以意指在同一工艺中形成,而“形成和/或设置在不同的层”可以意指在不同工艺中形成。
129.另外,在本公开的实施例中,两个组件之间的“连接”可以意指包含性地使用电连接和物理连接两者。
130.参照图1至图9,显示面板dp可以包括设置在显示区域da中的像素单元px或(显示单元)和设置在非显示区域da中的虚设单元dmp。另外,显示面板dp可以包括设置在非显示区域da中并位于虚设单元dmp与像素单元px(或显示单元)之间的坝单元dam。
131.像素单元px(或显示单元)可以包括设置在基底sub上的像素pxl和覆盖像素pxl的薄膜封装层tfe。像素pxl中的每个可以包括设置在基底sub上的像素电路层pcl和设置在像素电路层pcl上的显示元件层dpl。
132.像素电路层pcl可以包括缓冲层bfl、设置在缓冲层bfl上的像素电路144和设置在像素电路144上的保护层psv。
133.缓冲层bfl可以设置和/或形成在基底sub的一个表面uf(或上表面)上。缓冲层bfl可以防止杂质扩散到包括在像素电路144中的晶体管t中。缓冲层bfl可以是包括无机材料的无机绝缘层。缓冲层bfl可以包括诸如氮化硅(sinx)、氧化硅(siox)、氮氧化硅(sion)和氧化铝(alox)的金属氧化物中的至少一种。缓冲层bfl可以被设置为单层,或者可以被设置为至少双层的多层。当缓冲层bfl被设置为多层时,每个层可以由相同的材料形成或者可以由不同的材料形成。可以根据基底sub的材料和工艺条件等省略缓冲层bfl。
134.像素电路144可以包括至少一个晶体管t。晶体管t可以包括控制发光元件ld的驱动电流的驱动晶体管tdr和电连接到驱动晶体管tdr的开关晶体管(未示出)。然而,本公开不限于此,除了驱动晶体管tdr和开关晶体管之外,像素电路144还可以包括执行其他功能的电路元件。在以下实施例中,当共同提及驱动晶体管tdr和开关晶体管时,驱动晶体管tdr和开关晶体管被称为一个晶体管t或多个晶体管t。这里,驱动晶体管tdr可以具有与参照图5a和图5b描述的第一晶体管t1的构造相同的构造,开关晶体管可以具有与参照图5a和图5b描述的第二晶体管t2的构造相同的构造。驱动晶体管tdr和开关晶体管可以具有基本上彼此相似或相同的结构。因此,用驱动晶体管tdr的描述来替换开关晶体管的描述。
135.驱动晶体管tdr可以包括半导体图案scl、栅电极ge、第一端子se和第二端子de。第一端子se可以是源电极和漏电极中的任何一个,第二端子de可以是另一电极。例如,当第一端子se是源电极时,第二端子de可以是漏电极。
136.半导体图案scl可以设置和/或形成在缓冲层bfl上。半导体图案scl可以包括接触第一端子se的第一接触区域和接触第二端子de的第二接触区域。位于第一接触区域与第二接触区域之间并且与栅电极ge叠置的区域可以是驱动晶体管tdr的沟道区。半导体图案scl可以是由多晶硅、非晶硅或氧化物半导体等形成的半导体图案。沟道区可以是未掺杂有杂质的半导体图案并且可以是本征半导体,但是本公开不限于此。根据实施例,沟道区可以是掺杂有杂质的半导体图案。第一接触区域和第二接触区域可以是掺杂有杂质的半导体图
案。
137.栅电极ge可以设置和/或形成在半导体图案scl上,且栅极绝缘层gi置于它们之间。例如,栅电极ge可以设置和/或形成在栅极绝缘层gi上。栅电极ge可以由诸如金(au)、银(ag)、铝(al)、钼(mo)、铬(cr)、钛(ti)、镍(ni)、钕(nd)和铜(cu)的金属中的至少一种或者这些金属的合金形成。另外,栅电极ge可以形成为单层,但是不限于此,可以形成为其中堆叠有所述金属和合金中的至少两种或更多种的多层。
138.栅极绝缘层gi可以设置和/或形成在半导体层scl上。栅极绝缘层gi可以是包含无机材料的无机绝缘层。例如,栅极绝缘层gi可以包括诸如氮化硅(sinx)、氧化硅(siox)、氮氧化硅(sion)和氧化铝(alox)的金属氧化物中的至少一种。然而,栅极绝缘层gi的材料不限于上述实施例。根据实施例,栅极绝缘层gi可以由包括有机材料的有机绝缘层形成。栅极绝缘层gi可以被设置为单层,但是也可以被设置为至少双层的多层。
139.相应的第一端子se和第二端子de可以通过穿过层间绝缘层ild和栅极绝缘层gi的接触孔与半导体图案scl的第一接触区域和第二接触区域接触。例如,第一端子se可以与半导体图案scl的第一接触区域和第二接触区域中的一个接触区域接触,第二端子de可以与半导体图案scl的第一接触区域和第二接触区域中的剩余接触区域接触。第一端子se和第二端子de可以由诸如金(au)、银(ag)、铝(al)、钼(mo)、铬(cr)、镍(ni)、钕(nd)和铜(cu)的金属中的至少一种或者这些金属的合金形成。另外,第一端子se和第二端子de可以由单层形成,但是不限于此,并且可以由其中堆叠有所述金属和合金中的至少两种或更多种的多层形成。
140.层间绝缘层ild可以设置和/或形成在栅电极ge上。层间绝缘层ild可以是包括无机材料的无机绝缘层。例如,层间绝缘层ild可以包括诸如氧化硅(siox)、氮化硅(sinx)、氮氧化硅(sion)和氧化铝(alox)的金属氧化物中的至少一种。层间绝缘层ild可以由单层或多层形成。根据实施例,层间绝缘层ild可以是包括有机材料的有机绝缘层。
141.在上述实施例中,驱动晶体管tdr的第一端子se和第二端子de是通过穿过栅极绝缘层gi和层间绝缘层ild的接触孔电连接到半导体图案scl的单独的电极,但是本公开不限于此。根据实施例,驱动晶体管tdr的第一端子se可以是与半导体图案scl的沟道区相邻的第一接触区域和第二接触区域中的一个接触区域,驱动晶体管tdr的第二端子de可以是与半导体图案scl的沟道区相邻的第一接触区域和第二接触区域中的剩余接触区域。在这种情况下,驱动晶体管tdr的第二端子de可以通过包括桥电极或接触电极的单独的连接方式电连接到每个像素pxl的发光元件ld。
142.根据实施例,可以在驱动晶体管tdr的第一端子se和第二端子de上设置和/或形成子层间绝缘层(未示出)。在这种情况下,可以在子层间绝缘层上设置和/或形成与第一端子se对应的第一附加电极(未示出,或第一连接电极)和与第二端子de对应的第二附加电极(未示出,或第一连接电极)。第一附加电极(或第一连接电极)可以通过穿过子层间绝缘层的接触孔电连接到设置在其下面的第一端子se,第二附加电极(或第二连接电极)可以通过穿过子层间绝缘层的接触孔电连接到设置在其下面的第二端子de。
143.在本公开的实施例中,包括在像素电路144中的晶体管t可以由ltps薄膜晶体管构成,但是本公开不限于此,可以根据实施例由氧化物半导体薄膜晶体管构成。另外,作为示例描述了晶体管t是具有顶栅结构的薄膜晶体管的情况,但是本公开不限于此。根据实施
例,晶体管t可以是具有底栅结构的薄膜晶体管。
144.保护层psv可以设置和/或形成在包括驱动晶体管tdr的像素电路144上。
145.保护层psv可以以包括有机绝缘层、无机绝缘层或设置在无机绝缘层上的有机绝缘层的形式设置。无机绝缘层可以包括例如金属氧化物(诸如氧化硅(siox)、氮化硅(sinx)、氮氧化硅(sion)和氧化铝(alox))中的至少一种。有机绝缘层可以包括例如丙烯酸树脂(聚丙烯酸酯树脂)、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
146.显示元件层dpl可以设置和/或形成在保护层psv上。
147.显示元件层dpl可以设置在保护层psv上,并且可以包括发射光的发光元件ld。发光元件ld可以包括第一电极ae和第二电极ce以及设置在两个电极ae和ce之间的发射层eml。此时,第一电极ae和第二电极ce中的一个可以是阳极电极,剩余电极可以是阴极电极。当发光元件ld是前表面发射型有机发光二极管时,第一电极ae可以是反射电极,并且第二电极ce可以是透射电极。在本公开的实施例中,作为示例描述了其中发光元件ld是前表面发射型有机发光二极管并且第一电极ae是阳极电极的情况。
148.第一电极ae可以通过穿过保护层psv的接触孔电连接到驱动晶体管tdr的第二端子de。第一电极ae可以包括能够反射光的反射层(未示出)或设置在反射层上或下面的透明导电层(未示出)。例如,第一电极ae可以由多层构成,多层包括由氧化铟锡(ito)形成的下透明导电层、设置在下透明导电层上并由银(ag)形成的反射层以及设置在反射层上并由氧化铟锡(ito)形成的上透明导电层。透明导电层和反射层中的至少一个可以电连接到驱动晶体管tdr的第二端子de。
149.显示元件层dpl还可以包括具有暴露第一电极ae的一部分(例如,第一电极ae的上表面)的开口的像素限定层pdl。像素限定层pdl可以是包括有机材料的有机绝缘层。例如,像素限定层pdl可以由诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机绝缘层形成。
150.发射层eml可以设置在与像素限定层pdl的开口对应的区域中。也就是说,发射层eml可以设置在暴露的第一电极ae的一个表面上。发射层eml可以具有至少包括光产生层的多层薄膜结构。发射层eml可以包括空穴注入层、空穴传输层、光产生层、空穴阻挡层、电子传输层和电子注入层,空穴注入层注入空穴,空穴传输层具有优异的空穴传输性能并且用于通过抑制未在光产生层中结合的电子的移动来增大空穴和电子复合的机会,光产生层通过注入的电子和空穴的复合来发射光,空穴阻挡层用于抑制未在光产生层中结合的空穴的移动,电子传输层用于向光产生层顺利地传输电子,电子注入层用于注入电子。
151.在光产生层中产生的光的颜色可以是红色、绿色、蓝色和白色中的一种,但是本实施例不限于此。例如,在发射层eml的光产生层中产生的光的颜色可以是品红色、青色和黄色中的一种。空穴注入层、空穴传输层、空穴阻挡层、电子传输层和电子注入层可以是在彼此相邻的发射区域中连接的公共层。
152.第二电极ce可以设置和/或形成在发射层eml上。第二电极ce可以是针对像素pxl公共地设置的公共层,但是本公开不限于此。第二电极ce可以是透射电极,并且可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括透明导电氧化物(诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)和氧化铟锡锌(itzo))和导电聚合物(诸如pedot)等。
153.薄膜封装层tfe可以设置和/或形成在第二电极ce上。
154.薄膜封装层tfe可以由单层形成,但是也可以由多层形成。薄膜封装层tfe可以包括覆盖发光元件oled的多个绝缘层。具体地,薄膜封装层tfe可以包括至少一个无机层和至少一个有机层。例如,薄膜封装层tfe可以具有其中无机层和有机层交替地堆叠的结构。根据实施例,薄膜封装层tfe可以是设置在发光元件oled上且通过密封剂结合到基底sub的封装基底。
155.薄膜封装层tfe可以包括第一封装层enc1至第三封装层enc3。第一封装层enc1可以设置和/或形成在显示元件层dpl上,并且可以遍及显示区域da和非显示区域nda的至少一部分定位。第二封装层enc2可以设置和/或形成在第一封装层enc1上,并且可以遍及显示区域da和非显示区域nda的至少一部分定位。第三封装层enc3可以设置和/或形成在第二封装层enc2上,并且可以遍及显示区域da和非显示区域nda的至少一部分定位。根据实施例,第三封装层enc3可以位于整个显示区域da和非显示区域nda之上。在本公开的实施例中,第一封装层enc1和第三封装层enc3可以由包括无机材料的无机层形成,第二封装层enc2可以由包括有机材料的有机层形成。
156.在上述实施例中,描述了其中显示元件层dpl包括由具有第一电极ae、发射层eml和第二电极ce的前表面发射型有机发光二极管构成的发光元件ld的示例,但是本公开不限于此。
157.根据实施例,如图8中所示,显示元件层dpl可以包括至少一个以其中生长氮化物基半导体的结构形成的小至微米级或纳米级的超小无机发光元件ld(或发光二极管)。在这种情况下,显示元件层dpl可以包括第一堤图案bnk1和第二堤图案bnk2、第一对准电极el1和第二对准电极el2、第一绝缘层ins1和第二绝缘层ins2以及第一接触电极cne1和第二接触电极cne2。这里,发光元件ld可以具有与参照图5b描述的每个发光元件ld的构造相同的构造,并且可以替换多个发光元件ld中的每个。
158.第一堤图案bnk1可以设置和/或形成在保护层psv上,并且可以位于从每个像素pxl从其发射光的发射区域中。第一堤图案bnk1可以支撑第一对准电极el1和第二对准电极el2中的每个,以改变第一对准电极el1和第二对准电极el2中的每个的表面轮廓(或形状),从而在显示装置dd的图像显示方向上引导从发光元件ld发射的光。第一堤图案bnk1可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。根据实施例,第一堤图案bnk1可以包括单层的有机绝缘层和/或单层的无机绝缘层,但是本公开不限于此。
159.第二堤图案bnk2可以围绕每个像素pxl的外围区域的至少一侧。外围区域可以包括不从其发射光的非发射区域。第二堤图案bnk2可以是限定(或分隔)像素pxl中的每个的发射区域的结构,并且可以是例如像素限定层pdl。第二堤图案bnk2可以包括至少一种光阻挡材料和/或反射材料,以防止光(或光线)在像素pxl之间泄漏的漏光缺陷。
160.第一对准电极el1和第二对准电极el2中的每个可以设置和/或形成在第一堤图案bnk1上,以具有与第一堤图案bnk1的形状对应的表面轮廓。第一对准电极el1和第二对准电极el2中的每个可以由具有恒定反射率的材料形成,以允许从发光元件ld中的每个发射的光在显示装置的图像显示方向上行进。第一对准电极el1可以通过穿过保护层psv的接触孔电连接到驱动晶体管tdr的第二端子de,第二对准电极el2可以电连接到和/或物理连接到位于非显示区域nda中的连接电极e_cnt。第一对准电极el1可以是阳极电极,第二对准电极
el2可以是阴极电极。在本公开的实施例中,第一对准电极el1可以是与参照图7描述的第一电极ae对应的构造,第二对准电极el2可以是与参照图7描述的第二电极ce对应的构造。
161.发光元件ld可以设置在第一对准电极el1与第二对准电极el2之间,并且可以电连接到第一对准电极el1和第二对准电极el2中的每个。发光元件ld中的每个可以发射彩色光和/或白光中的任何一种。发光元件ld可以以喷射到溶液中的形式设置,并且可以注入到每个像素pxl中。发光元件ld中的每个可以包括其中第一半导体层11、活性层12和第二半导体层13沿着一个方向(例如,第一方向dr1)顺序地堆叠的发射堆叠图案。另外,发光元件ld中的每个可以包括围绕发射叠层图案的外圆周表面的绝缘层(未示出)。
162.在本公开的实施例中,第一半导体层11可以包括至少一个n型半导体层。例如,第一半导体层11可以包括inalgan、gan、algan、ingan、aln和inn中的任何一种的半导体材料,并且可以是掺杂有诸如si、ge或sn的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。活性层12可以设置在第一半导体层11上,并且可以以单量子阱结构或多量子阱结构形成。第二半导体层13可以设置在活性层12上,并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如,第二半导体层13可以包括至少一个p型半导体层。例如,第二半导体层13可以包括inalgan、gan、algan、ingan、aln和inn中的至少一种半导体材料,并且可以包括掺杂有诸如mg的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。
163.发光元件ld可以设置和/或形成在第一绝缘层ins1上。第一绝缘层ins1可以设置和/或形成在第一对准电极el1和第二对准电极el2中的每个与保护层psv之间。第一绝缘层ins1可以填充每个发光元件ld与保护层psv之间的空间,以稳定地支撑发光元件ld。第一绝缘层ins1可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。
164.第二绝缘层ins2可以设置和/或形成在发光元件ld上。第二绝缘层ins2可以设置和/或形成在发光元件ld中的每个上以覆盖发光元件ld中的每个的上表面的一部分,并且可以将发光元件ld中的每个的两端暴露于外部。第二绝缘层ins2还可以固定发光元件ld中的每个。当在形成第二绝缘层ins2之前在第一绝缘层ins1与发光元件ld之间存在间隙(或空间)时,可以用第二绝缘层ins2填充间隙。
165.在第一对准电极el1上,可以设置和/或形成使第一对准电极el1和发光元件ld中的每个的两端中的一端稳定地电和/或物理连接的第一接触电极cne1。在第二对准电极el2上,可以设置和/或形成使第二对准电极el2和发光元件ld中的每个的两端中的剩余端稳定地电和/或物理连接的第二接触电极cne2。第一接触电极cne1和第二接触电极cne2可以由各种透明导电材料形成,以允许从发光元件ld中的每个发射并被第一对准电极el1和第二对准电极el2反射的光在显示装置的图像显示方向上无损失地行进。
166.同时,如图7和图8中所示,包括在像素单元px(或显示单元)中的一些构造可以设置在非显示区域nda中。例如,像素电路层pcl的一部分、显示元件层dpl的一部分和薄膜封装层tfe可以设置在非显示区域nda中。
167.包括在像素电路层pcl中的驱动器和包括在像素电路层pcl中并使驱动器与像素pxl连接的线路单元可以位于非显示区域nda中。驱动器可以包括通过与像素单元px(或显示单元)的驱动晶体管tdr的工艺相同的工艺形成的至少一个驱动晶体管sdv_t。驱动晶体管sdv_t可以包括半导体图案scl、栅电极ge、源电极se和漏电极de。线路单元可以包括使驱动器和像素pxl连接的信号线sdv_sl。这里,信号线sdv_sl可以是扇出线。
168.另外,在非显示区域nda中,可以设置从外部接收第二像素电源elvss或第二驱动电源vss的电源电极pwe和连接到电源电极pwe的连接电极e_cnt。如图7中所示,连接电极e_cnt可以使电源电极pwe和发光元件ld的第二电极ce电连接。另外,如图8中所示,连接电极e_cnt可以使电源电极pwe和第二对准电极el2电连接。如图7中所示,连接电极e_cnt可以通过与构成发光元件ld的第一电极ae的工艺相同的工艺形成,并且可以包括与第一电极ae1相同的层结构和相同的材料。然而,本公开不限于此,根据实施例,在使电源电极pwe和第二电极ce电连接的范围内,连接电极e_cnt可以与像素电路层pcl中的导电层之中的一个导电层设置在同一层中。根据实施例,如图8中所示,连接电极e_cnt可以通过与第一对准电极el1和第二对准电极el2的工艺相同的工艺形成,并且可以包括与第一对准电极el1和第二对准电极el2相同的层结构和相同的材料。
169.坝单元dam可以沿着显示区域da的边缘设置,并且可以在非显示区域nda中位于虚设单元dmp与像素单元px(或显示单元)之间。坝单元dam可以包括第一坝单元dam1和第二坝单元dam2。第二坝单元dam2可以设置在第一坝单元dam1的外侧。第一坝单元dam1可以与包括在像素电路层pcl中的保护层psv同时形成。第二坝单元dam2可以包括与包括在像素电路层pcl中的保护层psv同时形成的下部damp1和与包括在显示元件层dpl中的像素限定层pdl同时形成的上部damp2。在上述实施例中,坝单元dam与包括在像素单元px(或显示单元)中的有机绝缘层同时形成,但是本公开不限于此。根据实施例,坝单元dam可以与包括在像素单元px(或显示单元)中的无机绝缘层之中的至少一个绝缘层同时形成。
170.坝单元dam可以在形成包括在薄膜封装层tfe中的有机层(例如,第二封装层enc2)的工艺中防止液体有机材料溢出到基底sub的外部区域中。
171.虚设单元dmp位于坝单元dam的外侧,并且可以沿着基底sub的边缘(或外部区域)设置。在本公开的实施例中,虚设单元dmp可以包括第一虚设图案dmp1和第二虚设图案dmp2。
172.在本公开的实施例中,第一虚设图案dmp1可以在非显示区域nda中位于基底sub与像素电路层pcl之间。例如,第一虚设图案dmp1可以位于基底sub与缓冲层bfl之间。第一虚设图案dmp1可以沿着基底sub的边缘(或外部区域)设置,并且可以与基底sub的边缘(或外部区域)叠置。
173.第一虚设图案dmp1可以用作在显示装置dd的制造工艺中防止基底sub被蚀刻气体过度蚀刻的蚀刻停止件。为此,第一虚设图案dmp1可以由受蚀刻气体影响小(或较小)的材料(或物质)形成,以在通过执行干蚀刻方法将母基底(或母基底)设置为一个盒单元的显示面板dp时防止基底sub的一部分被过度蚀刻。例如,第一虚设图案dmp1可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)或氧化铟锡锌(itzo)的透明导电氧化物(tco)。
174.在本公开的实施例中,第二虚设图案dmp2可以在非显示区域nda中位于像素电路层pcl与显示元件层dpl之间。第二虚设图案dmp2可以设置在第一虚设图案dmp1上并围绕像素电路层pcl的一端,以防止像素电路层pcl的位于非显示区域nda中的一端暴露于外部。也就是说,第二虚设图案dmp2可以用作保护像素电路层pcl的一端的保护构件。第二虚设图案dmp2可以使设置在基底sub的一个表面uf(或上表面)上的构造(例如,缓冲层bfl和设置在缓冲层bfl上的绝缘层)在显示装置dd的制造工艺中的损坏最小化。为此,第二虚设图案
dmp2可以由受在执行干蚀刻方法的工艺中所使用的蚀刻气体的影响小(或较小)的材料(或物质)形成。第二虚设图案dmp2可以包括与第一虚设图案dmp1的材料(或物质)相同的材料(或物质)。例如,第二虚设图案dmp2可以包括透明导电氧化物。
175.第二虚设图案dmp2可以以与包括在显示元件层dpl中的一些构造的工艺相同的工艺形成。例如,如图7中所示,当包括在显示元件层dpl中的第二电极ce由透射电极构成时,第二虚设图案dmp2可以以与第二电极ce的工艺相同的工艺形成,并且可以包括与第二电极ce的材料相同的材料。然而,本公开不限于此,根据实施例,第二虚设图案dmp2可以以与第二电极ce的工艺不同的工艺形成,并且可以设置在与第二电极ce的层不同的层。
176.另外,根据实施例,如图8中所示,第二虚设图案dmp2可以以与包括在显示元件层dpl中的第一接触电极cne1和第二接触电极cne2的工艺相同的工艺形成,并且可以包括与第一接触电极cne1和第二接触电极cne2的材料相同的材料。
177.在平面和剖面上,第一虚设图案dmp1和第二虚设图案dmp2可以彼此叠置。当在剖面上观看时,第一虚设图案dmp1和第二虚设图案dmp2可以从基底sub的非显示区域nda中的边缘端a沿着第一方向dr1延伸,并且可以位于不与坝单元dam叠置的范围内。这里,基底sub的边缘端a可以是基底sub的一个表面uf(或上表面)与侧表面在其处接触的边缘,所述侧表面使一个表面uf(或上表面)和另一表面bf(或后表面)连接。然而,本公开不限于此,第一虚设图案dmp1和第二虚设图案dmp2的位置可以在能够确保与设置在非显示区域nda中的驱动器电绝缘的范围内进行不同地改变。
178.第一虚设图案dmp1和第二虚设图案dmp2中的每个可以保持与从外部施加任何信号(或电压)的构造电分离的状态。另外,第一虚设图案dmp1和第二虚设图案dmp2中的每个可以保持与在显示装置dd中预定的信号(或电压)施加到其的结构电分离的状态。
179.在本公开的实施例中,第二虚设图案dmp2在第一方向dr1上的宽度w2和第一虚设图案dmp1在第一方向dr1上的宽度w1可以彼此不同。例如,第二虚设图案dmp2在第一方向dr1上的宽度w2可以大于第一虚设图案dmp1在第一方向dr1上的宽度w1,但是本公开不限于此。根据实施例,在相反的情况下,即,第一虚设图案dmp1在第一方向dr1上的宽度w1可以大于第二虚设图案dmp2在第一方向dr1上的宽度w2。另外,根据实施例,第二虚设图案dmp2在第一方向dr1上的宽度w2和第一虚设图案dmp1在第一方向dr1上的宽度w1可以彼此相同。
180.第一虚设图案dmp1和第二虚设图案dmp2可以从基底sub的边缘端a沿第一方向dr1在远离像素单元px(或显示单元)的方向上突出。例如,第一虚设图案dmp1和第二虚设图案dmp2可以从基底sub的边缘端a向外突出。也就是说,第一虚设图案dmp1和第二虚设图案dm2p可以包括不与基底sub叠置并且面对基底sub的外部的突起。在本公开的实施例中,第一虚设图案dmp1的突起的端部和第二虚设图案dmp2的突起的端部可以彼此重合。第一虚设图案dmp1的突起在第一方向dr1上的宽度d和第二虚设图案dmp2的突起在第一方向dr1上的宽度d可以彼此相同。例如,第一虚设图案dmp1和第二虚设图案dmp2中的每个在第一方向dr1上的宽度d可以是约0μm至5μm,但是本公开不限于此。在上述实施例中,第一虚设图案dmp1在第一方向dr1上的宽度d和第二虚设图案dmp2在第一方向dr1上的宽度d彼此相同,但是本公开不限于此。根据实施例,第一虚设图案dmp1的突起在第一方向dr1上的宽度d和第二虚设图案dmp2的突起在第一方向dr1上的宽度d可以彼此不同。
181.基底sub的一部分可以在以一个显示面板dp来对母基底(未示出,或母基底)进行
制造的工艺中被去除,因此第一虚设图案dmp1和第二虚设图案dmp2可以从基底sub的边缘端a向外突出。
182.光阻挡层lbl可以设置在非显示区域nda中。光阻挡层lbl可以设置在第一虚设图案dmp1与第二虚设图案dmp2之间。例如,光阻挡层lbl可以设置在设置于像素电路层pcl中并且位于非显示区域nda中的层间绝缘层idl上,并且可以设置在第一虚设图案dmp1与第二虚设图案dmp2之间,但是本公开不限于此。根据实施例,光阻挡层lbl可以设置在包括在像素电路层pcl中并且位于非显示区域nda中的绝缘层之中的一个绝缘层上,或者可以设置在包括在显示元件层dpl中并且位于非显示区域nda中的绝缘层之中的一个绝缘层上。在本公开的实施例中,光阻挡层lbl可以是防止第一虚设图案dmp1和第二虚设图案dmp2被用户容易地识别的可见性防止构件。光阻挡层lbl可以由具有一定水平的介电常数并且吸收和/或阻挡光的材料(或物质)形成。例如,光阻挡层lbl可以包括黑矩阵。
183.根据实施例,当以大面积制造显示装置dd时,通过拼接来制造显示面板dp,此时,为了使相邻的显示面板dp之间的距离最小化,位于非显示区域nda中的一部分或全部驱动器可以位于对应的显示面板dp的基底sub的另一表面bf(或后表面)上。在这种情况下,一部分或全部驱动器可以位于定位在基底sub的另一表面bf(或后表面)上的绝缘层(未示出)上,并且可以通过穿过基底sub和绝缘层的接触孔电连接到位于基底sub的一个表面uf(或上表面)上的像素电路层pcl的导电层。
184.根据实施例,如图9中所示,辅助层adl可以设置在非显示区域nda中。辅助层adl可以设置和/或形成在光阻挡层lbl与第二虚设图案dmp2之间。
185.在本公开的实施例中,辅助层adl可以是使从外部进入的光漫射和/或散射的构件,从而额外地防止第一虚设图案dmp1和第二虚设图案dmp2的可见性。例如,辅助层adl可以由具有恒定水平或更高的反射率的扩散油墨材料形成。扩散油墨材料可以通过包括例如聚苯乙烯(ps)或聚甲基丙烯酸甲酯(pmma)珠、溶剂、聚苯乙烯(ps)或聚甲基丙烯酸甲酯(pmma)共聚物以及添加剂来形成,但是本公开不限于此。根据实施例,辅助层adl可以包括具有透光率的聚合物材料。例如,聚合物材料可以包括聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯和聚甲基丙烯酸甲酯。然而,辅助层adl的材料(或物质)不限于上述实施例,并且可以在能够使从外部进入的光容易地漫射和/或散射的材料(或物质)之中不同地选择。
186.根据实施例,辅助层adl可以包括细颗粒dfp。在这种情况下,辅助层adl可以包括通过分散在诸如透明粘合剂的介质中而用于光漫射和/或光散射的细颗粒dfp。细颗粒dfp可以被称为漫射颗粒或散射颗粒等。细颗粒dfp可以具有几十nm至几μm的尺寸,但是本公开不限于此。粘合剂可以包括诸如丙烯酸、聚氨酯或环氧树脂的透明材料。作为细颗粒dfp,可以使用透明颗粒或白色颗粒。
187.透明颗粒可以是例如透明有机颗粒或透明无机颗粒。例如,有机颗粒可以包括甲基丙烯酸甲酯(mma)、丙烯酸、甲基丙烯酸缩水甘油酯、丙烯酸乙酯(ea)、丙烯酸异丁酯、丙烯酸正丁酯、丙烯酸2-乙基己酯均聚物或共聚物的丙烯酸颗粒、烯烃类颗粒(诸如聚乙烯、聚苯乙烯和聚丙烯)、丙烯酸和烯烃共聚物颗粒、或者通过形成均聚物颗粒然后在均聚物颗粒上覆盖不同类型的单体而形成的多层多组分颗粒等。无机颗粒可以包括例如沉淀的二氧化硅、玻璃珠和金刚石等。作为白色颗粒,可以使用氧化钛(tio2)、氧化锌(zno)、硫酸钡
(baso4)、碳酸钙(caco3)、碳酸镁(mgco3)、氢氧化铝(al(oh)3)或粘土等。另外,作为细颗粒dfp,上述透明颗粒或白色颗粒可以单独使用或通过混合上述透明颗粒或白色颗粒中的两种或更多种来使用。
188.尽管上述细颗粒dfp已经被示出为具有相同的尺寸,但是本公开不限于此。根据实施例,细颗粒dfp可以具有不同的尺寸。另外,尽管示出了细颗粒dfp规则地分布在辅助层adl中,但是本公开不限于此。根据实施例,细颗粒dfp可以不规则地分布,诸如在辅助层adl中朝向一侧偏置地分布。
189.当光从外部进入非显示区域nda时,辅助层adl可以使光漫射和/或散射以使光在各个方向上分散。因此,辅助层adl可以与光阻挡层lbl一起使第一虚设图案dmp1和第二虚设图案dmp2的可见性最小化。
190.如上所述,根据本公开的实施例,通过沿着基底sub的边缘设置虚设单元dmp,可以在进行通过干蚀刻方法以一个显示面板dp对母基底(或母基底)进行设置的工艺时通过保护位于基底sub的边缘处的构造来防止构造的损坏。
191.另外,根据本公开的实施例,当以一个显示面板dp为单位对母基底(或母基底)进行设置时,通过应用干蚀刻方法代替使用激光束的切割方法,因为不需要确保用于防止由激光束造成的损坏的额外空间,所以可以使非显示区域nda的无效空间最小化。
192.图10a至图10d是顺序地示出根据本公开的实施例的制造显示装置的方法的示意性平面图,图11a是沿着图10a的线ii-ii’截取的剖视图,图11b是沿着图10b的线ii-ii’截取的剖视图,图11c是沿着图10c的线ii-ii’截取的剖视图,图11d是沿着图10d的线ii-ii’截取的剖视图。
193.在下文中,结合图10a至图10d以及图11a至图11d根据制造方法顺序地描述图6和图7中所示的显示面板。
194.在本说明书中,描述了根据平面图和剖视图顺序地执行显示装置的制造步骤,但是明显的是,除非改变公开的精神的,否则可以同时执行被示出为连续执行的一些步骤,可以改变各步骤的顺序,可以省略一些步骤,或者可以在各个步骤之间进一步包括其他步骤。
195.参照图4至图7、图10a以及图11a,准备母基底msub。可以在母基底msub的后表面上设置用于支撑母基底msub的载体基底(未示出)。母基底msub和载体基底可以彼此接触,并且可以通过静电力或范德华力彼此附着。
196.母基底msub可以包括至少一个或更多个单元区域unt1和unt2。例如,母基底msub可以包括第一单元区域unt1和第二单元区域unt2。单元区域unt1和unt2可以是与单独的显示面板dp或单独的显示装置dd对应的部分,可以针对单元区域unt1和unt2中的每个形成单独的显示面板dp或单独的显示装置dd的基底sub。
197.第一单元区域unt1和第二单元区域unt2可以具有相同的尺寸(或面积),并且可以在母基底msub中以矩阵形式设置,但是本公开不限于此。根据实施例,第一单元区域unt1和第二单元区域unt2可以在母基底msub中具有不同的尺寸(或面积),并且可以根据母板msub的尺寸(或面积)以各种形状设置。在本公开的实施例中,第一单元区域unt1和第二单元区域unt2中的每个可以包括显示区域da和非显示区域nda。
198.第一单元区域unt1和第二单元区域unt2可以通过在第二方向dr2上延伸的虚拟线vl划分。虚拟线vl可以以围绕第一单元区域unt1和第二单元区域unt2中的每个的形状对一
个单元区域unt1或unt2进行分隔。在本公开的实施例中,虚拟线vl可以位于第一单元区域unt1与第二单元区域unt2之间。因此,第一单元区域unt1的至少一侧可以与第二单元区域unt2接触,且虚拟线vl置于第一单元区域unt1与第二单元区域unt2之间。母基底msub可以沿着虚拟线vl被设置为多个单独的显示面板dp。
199.彼此相邻的第一单元区域unt1和第二单元区域unt2可以彼此接触或者可以彼此间隔开。在附图中,彼此相邻的第一单元区域unt1和第二单元区域unt2彼此接触,且一条虚拟线vl置于它们之间,但是本公开不限于此。根据实施例,彼此间隔开的第一单元区域unt1和第二单元区域unt2可以被两条或更多条虚拟线vl划分。
200.在上述母基底msub的一个表面上形成第一虚设图案dmp1。可以使用掩模通过光刻工艺形成第一虚设图案dmp1,并且第一虚设图案dmp1可以位于第一单元区域unt1和第二单元区域unt2中的每个的非显示区域nda中。
201.参照图4至图7、图10b以及图11b,在其上设置有第一虚设图案dmp1的母基底msub上形成像素单元px(或显示单元)、驱动器、线路单元、坝单元dam、光阻挡层lbl和第二虚设图案dmp2。像素单元px(或显示单元)可以包括在第一单元区域unt1和第二单元区域unt2中设置在显示区域da中的多个像素pxl以及覆盖像素pxl的薄膜封装层tfe。薄膜封装层tfe可以是覆盖像素pxl、驱动器、坝单元dam、光阻挡层lbl和第二虚设图案dmp2的封装基底。当薄膜封装层tfe为封装基底时,母基底msub可以为下基底,薄膜封装层tfe可以为上基底。
202.像素pxl中的每个可以包括设置在基底sub上的像素电路层pcl和设置在像素电路层pcl上的显示元件层dpl。可以通过各种工艺形成像素pxl等,例如,可以使用多次沉积和/或光刻来形成像素pxl等。
203.这里,可以在第一单元区域unt1和第二单元区域unt2中的每个的非显示区域nda中定位第二虚设图案dmp2,并且可以沿着母基底msub的边缘形成第二虚设图案dmp2。另外,可以基于虚拟线vl在第一单元区域unt1与第二单元区域unt2之间在非显示区域nda中形成第二虚设图案dmp2。当在平面和剖面上观看时,虚拟线vl可以设置在在第一单元区域unt1与第二单元区域unt2之间平分位于非显示区域nda中的第二虚设图案dmp2的位置处。被虚拟线vl平分的第二虚设图案dmp2的一侧和另一侧可以分别包括在彼此相邻的单元区域unt1和unt2中。例如,第二虚设图案dmp2的一侧可以包括在第一单元区域unt1中,而第二虚设图案dmp2的另一侧可以包括在第二单元区域unt2中。
204.当在平面和剖面上观看时,第二虚设图案dmp2可以与第一虚设图案dmp1叠置。在本公开的实施例中,第二虚设图案dmp2可以由透明导电氧化物形成,并且可以在与像素单元px(或显示单元)的部分构造的工艺相同的工艺中制造第二虚设图案dmp2。例如,可以在与显示元件层dpl的第二电极ce的工艺相同的工艺中制造第二虚设图案dmp2,并且第二虚设图案dmp2可以包括与第二电极ce的材料相同的材料。然而,本公开不限于此,根据实施例,可以在与显示元件层dpl的构造的步骤不同的单独的步骤中形成第二虚设图案dmp2。
205.可以以围绕位于第一单元区域unt1和第二单元区域unt2中的每个中的非显示区域nda中的部分构造的形状设置第二虚设图案dmp2。例如,可以以围绕位于非显示区域nda中的像素电路层pcl的一端的形状设置第二虚设图案dmp2。
206.参照图4至图7、图10c以及图11c,在去除位于母基底msub的后表面上的载体基底之后,通过将上述母基底msub安置在真空室中通过执行干蚀刻工艺来去除母基底msub的一
部分。此时,母基底msub的后表面可以是蚀刻物体表面,并且与第一单元区域unt1和第二单元区域unt2中的每个的显示区域da对应的一个区域可以被掩模覆盖。
207.由于沿着母基底msub的边缘定位第一虚设图案dmp1和第二虚设图案dmp2,并且第二虚设图案dmp2围绕位于母基底msub的上表面上的部分构造,因此可以防止所述部分构造被干蚀刻工艺中使用的蚀刻气体损坏。另外,由于由受蚀刻气体影响较小(或较小)的透明导电氧化物形成的第一虚设图案dmp1直接位于母基底msub的上表面上,因此可以防止母基底msub被蚀刻气体过度蚀刻。
208.可以设置通过在干蚀刻工艺中使用的蚀刻气体从其去除了母基底msub的一部分的基底sub。此时,通过上述工艺从其去除了一部分的基底sub可以具有倒锥形形状的侧表面。例如,基底sub的宽度可以沿着第一方向dr1从上表面(参照图7的“uf”)到后表面(参照图7的“bf”)变窄。基底sub可以是第一单元区域unt1和第二单元区域unt2中的每个的基体基底,并且可以具有与参照图4和图7描述的基底sub的构造相同的构造。如上所述,当母基底msub的一部分被去除时,第一虚设图案dmp1和第二虚设图案dmp2可以从基底sub的边缘端(参照图7的“a”)沿着第一方向dr1突出形成。
209.参照图4至图7、图10d以及图11d,被定位为与虚拟线vl相邻的第一虚设图案dmp1和第二虚设图案dmp2可以基于虚拟线(参照图10c的“vl”)分离,因此可以设置单独的显示面板dp。
210.图12是根据另一实施例的作为图6中所示的第三封装层的实现方式的与图4的线i-i’对应的剖视图,图13是与图4的线i-i’对应的剖视图,其更详细地示出了图12中所示的显示面板的一个区域。
211.关于图12和图13的显示面板,主要描述与上述实施例的细节不同的细节,以避免重复描述。在本公开中未具体描述的部分与上述实施例一致,并且相同的附图标记指示相同的组件,并且相似的附图标记指示相似的组件。
212.参照图1至图4、图12以及图13,显示面板dp可以包括基底sub、像素单元px(或显示单元)、薄膜封装层tfe、虚设单元dmp和坝单元dam。像素单元px(或显示单元)可以包括设置在显示区域da中的像素pxl和覆盖像素pxl的薄膜封装层tfe。像素单元px(或显示单元)可以包括设置在基底sub上的像素电路层pcl、设置在像素电路层pcl上的显示元件层dpl和设置在显示元件层dpl上的薄膜封装层tfe。
213.在本公开的实施例中,显示元件层dpl可以包括由有机发光二极管形成的至少一个发光元件ld。根据实施例,显示元件层dpl可以包括至少一个发光元件ld,发光元件ld由小至微米级或纳米级的以其中如图5b和图8中所示其中生长有氮化物基半导体的结构形成的无机发光二极管形成。在这种情况下,显示元件层dpl还可以包括第一堤图案和第二堤图案(参照图8的“bnk1和bnk2”)、第一对准电极和第二对准电极(参照图8的“el1和el2”)、第一绝缘层和第二绝缘层(参照图8的“ins1和ins2”)以及第一接触电极和第二接触电极(参照图8的“cne1和cne2”)。
214.虚设单元dmp可以包括设置在非显示区域nda中的第一虚设图案dmp1和第二虚设图案dmp2。第一虚设图案dmp1可以设置在基底sub的一个表面uf(或上表面)上,并且可以从基底sub的边缘端a沿着第一方向dr1在远离像素单元px(或显示单元)的方向上突出。第二虚设图案dmp2可以设置在光阻挡层lbl上,并且可以覆盖位于基底sub的上表面上的一些组
件的侧表面。类似于第一虚设图案dmp1,第二虚设图案dmp2可以从基底sub的边缘端a沿着第一方向dr1在远离像素单元px(或显示单元)的方向上突出。
215.绝缘层ins可以设置和/或形成在第二虚设图案dmp2上。绝缘层ins可以防止由透明导电氧化物形成的第二虚设图案dmp2暴露于外部,以保护第二虚设图案dmp2。绝缘层ins可以是包括无机材料的无机绝缘层。绝缘层ins可以包括诸如氮化硅(sinx)、氧化硅(siox)、氮氧化硅(sion)或氧化铝(alox)的金属氧化物中的至少一种。在本公开的实施例中,绝缘层ins可以与薄膜封装层tfe的部分构造一体地设置。例如,绝缘层ins可以由薄膜封装层tfe中的无机层形成,并且可以与对应于显示面板dp的最上层(或最外层)的第三封装层enc3一体地设置。然而,本公开不限于此,根据实施例,当将薄膜封装层tfe中的由无机层形成的第一封装层enc1设置为直至基底sub的边缘端a时,绝缘层ins可以与第一封装层enc1一体地设置。
216.在上述实施例中,设置在第二虚设图案dmp2上的绝缘层ins与薄膜封装层tfe的部分构造一体地设置,但是本公开不限于此。根据实施例,绝缘层ins可以与薄膜封装层tfe非一体地设置。
217.图14是示出根据另一实施例的图4中所示的显示面板的示意性平面图,图15是沿着图14的线iii-iii’截取的剖视图。
218.关于图14和图15的显示面板,主要描述与上述实施例的细节不同的细节,以避免重复描述。
219.参照图1至图3、图14以及图15,显示面板dp可以包括沿着基底sub的边缘定位的虚设单元dmp。虚设单元dmp可以位于基底sub的非显示区域nda中。虚设单元dmp可以具有当在平面上观看时沿着基底sub的边缘形成闭合环形的形状。
220.虚设单元dmp可以包括第一虚设图案dmp1和第二虚设图案dmp2。第一虚设图案dmp1和第二虚设图案dmp2可以具有相同的平面形状并且彼此叠置。第一虚设图案dmp1在第一方向dr1上的宽度w3和第二虚设图案dmp2在第一方向dr1上的宽度w3可以彼此相同。另外,第一虚设图案dmp1在第二方向dr2上的宽度w4和第二虚设图案dmp2在第二方向dr2上的宽度w4可以彼此相同。第一虚设图案dmp1和第二虚设图案dmp2中的每个在第一方向dr1上的宽度w3以及第一虚设图案dmp1和第二虚设图案dmp2中的每个在第二方向dr2上的宽度w4可以彼此相同,但是本公开不限于此。根据实施例,第一虚设图案dmp1和第二虚设图案dmp2中的每个在第一方向dr1上的宽度w3可以大于(或宽于)第一虚设图案dmp1和第二虚设图案dmp2中的每个在第二方向dr2上的宽度w4,反之亦然。
221.上述显示装置dd可以包括在显示面板dp与窗wd之间触摸传感器。在下文中,描述包括触摸传感器的显示装置dd。
222.图16是示出根据另一实施例的图1的显示装置的示意性剖视图,图17是图16的触摸传感器的示意性剖视图。
223.关于图16和图17的显示装置,主要描述与上述实施例的细节不同的细节,以避免重复描述。在本公开中未具体描述的部分与上述实施例一致,相同的附图标记指示相同的组件,相似的附图标记指示相似的组件。
224.参照图1、图16和图17,显示装置dd可以包括显示模块dm和窗wd。显示模块dm可以包括显示面板dp和触摸传感器ts。显示面板dp可以具有与参照图2至图7描述的显示面板dp
的构造相同的构造。窗wd可以具有与参照图2描述的窗wd的构造相同的构造,并且可以使用光学透明的粘性(或粘合)构件oca结合到显示模块dm。
225.触摸传感器ts可以直接设置在其上发射有显示面板dp的图像的表面上,以接收用户的触摸输入和/或悬停输入。触摸传感器ts可以通过单独的输入工具(诸如用户的手或与其类似的导体)的接触和/或接近来感测触摸电容,以识别显示装置dd的触摸输入和/或悬停输入。这里,触摸输入可以意指通过用户的手或单独的输入工具的直接触摸(或接触),悬停输入可以意指用户的手或单独的输入工具在包括触摸传感器ts的显示装置dd附近但不触摸显示装置dd。另外,触摸传感器ts可以感测用户的触摸操作,并且响应于触摸操作将在显示装置dd上显示的对象从最初显示的位置移动到另一位置。这里,触摸操作可以包括一次触摸、多次触摸和触摸手势之中的至少一种触摸。例如,可以存在包括特定手势(诸如在其中用户的手指在触摸传感器ts的触摸表面上触摸的状态下通过移动预定的距离来放大或缩小文本或图像)的各种触摸操作。
226.触摸传感器ts可以具有多层结构。触摸传感器ts可以包括至少一个或更多个导电层,并且可以包括至少一个或更多个绝缘层。
227.触摸传感器ts可以包括基体层bsl、第一导电图案cp1、第一触摸绝缘层ts_ins1、第二导电图案cp2和第二触摸绝缘层ts_ins2。
228.第一导电图案cp1可以直接设置在显示面板dp的薄膜封装层tfe上,但是本公开不限于此。根据实施例,另一绝缘层(例如,基体层bsl)可以设置在第一导电图案cp1与薄膜封装层tfe之间。在这种情况下,第一导电图案cp1可以直接设置在基体层bsl上。
229.第一导电图案cp1和第二导电图案cp2中的每个可以具有单层结构,或者可以具有在厚度方向(例如,第三方向dr3)上堆叠的多层结构。单层结构的导电图案可以包括金属层或透明导电层。金属层可以包括钼(mo)、银(ag)、钛(ti)、铜(cu)、铝(al)和其合金。透明导电层可以为诸如包括氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)或氧化铟锡锌(itzo)的透明导电氧化物。另外,透明导电层可以包括pedot、金属纳米线和石墨烯。
230.多层结构的导电图案可以包括多层的金属层。多层的金属层可以具有例如钛(ti)/铝(al)/钛(ti)的三重结构,但是不限于此。多层结构的导电图案可以包括透明导电层和多层的金属层。
231.在本公开的实施例中,第一导电图案cp1和第二导电图案cp2中的每个可以包括传感器图案和感测线。
232.第一触摸绝缘层ts_ins1和第二触摸绝缘层ts_ins2中的每个可以包括包含无机材料的无机绝缘层或包含有机材料的有机绝缘层。无机绝缘层可以包括诸如氮化硅(sinx)、氧化硅(siox)、氮氧化硅(sion)和氧化铝(alox)的金属氧化物中的至少一种。有机绝缘层可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基类树脂、环氧类树脂、聚氨酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和苝类树脂中的至少一种。
233.图18是图16的触摸传感器的示意性平面图,图19a是示意性地示出图18的部分ea的示例的放大平面图,图19b是沿着图19a的线v-v’的剖视图。
234.参照图1以及图16至图19b,触摸传感器ts可以包括基体层bsl,基体层bsl包括能够感测触摸输入的感测区域sa和围绕感测区域sa的至少一部分的非感测区域nsa。
235.基体层bsl可以由钢化玻璃、透明塑料或透明膜形成。根据实施例,可以省略基体层bsl。
236.感测区域sa可以设置在基体层bsl的中心区域中,以与显示面板dp的显示区域da叠置。感测区域sa可以以与显示区域da的形状基本上相同的形状设置,但是本公开不限于此。可以在感测区域sa中设置和/或形成用于感测触摸输入的传感器电极。
237.非感测区域nsa可以设置在基体层bsl的外围区域中,以与显示面板dp的非显示区域nda叠置。这里,外围区域可以是围绕基体层bsl的中心区域的区域。在非感测区域nsa中设置和/或形成电连接到传感器电极以接收和发送感测信号的感测线sl。另外,可以在非感测区域nsa中设置连接到感测线sl并电连接到感测区域sa的传感器电极的垫(pad,或称“焊盘”)单元pda。垫单元pda可以包括多个垫pd。感测线sl可以包括多条第一感测线sl1和多条第二感测线sl2。
238.传感器电极可以包括多个传感器图案sp以及第一桥接图案brp1和第二桥接图案brp2。
239.传感器图案sp可以包括多个第一传感器图案sp1和与第一传感器图案sp1电绝缘的多个第二传感器图案sp2。
240.第一传感器图案sp1可以在第一方向dr1上布置,并且可以通过第一桥接图案brp1电连接到相邻的第一传感器图案sp1,以构造至少一个传感器行。第二传感器图案sp2可以在与第一方向dr1交叉的第二方向dr2上布置,并且可以通过第二桥接图案brp2电连接到相邻的第二传感器图案sp2,以构造至少一个传感器列。
241.第一传感器图案sp1和第二传感器图案sp2中的每个可以通过对应的感测线sl电连接到一个垫pd。例如,第一传感器图案sp1中的每个可以通过每条第一感测线sl1电连接到一个垫pd,第二传感器图案sp2中的每个可以通过每条第二感测线sl2电连接到一个垫pd。
242.上述第一传感器图案sp1可以是接收用于检测感测区域sa内的触摸位置的驱动信号的驱动电极,第二传感器图案sp2可以是输出用于检测感测区域sa内的触摸位置的感测信号的感测电极。然而,本公开不限于此,第一传感器图案sp1可以是感测电极,而第二传感器图案sp2可以是驱动电极。
243.在本公开的实施例中,触摸传感器ts可以通过感测形成在第一传感器图案sp1与第二传感器图案sp2之间的互电容的变化量来识别用户的触摸。
244.在本公开的实施例中,第一传感器图案sp1和第二传感器图案sp2中的每个可以具有包括多条导电细线的网状结构。
245.第一桥接图案brp1中的每个用于电连接沿着第一方向dr1平行布置的第一传感器图案sp1,第一桥接图案brp1中的每个也可以以沿着第一方向dr1延伸的形式设置。
246.第二桥接图案brp2中的每个用于电连接沿着第二方向dr2平行布置的第二传感器图案sp2,第二桥接图案brp2中的每个也可以以沿着第二方向dr2延伸的形式设置。在本公开的实施例中,第二桥接图案brp2中的每个可以与第二传感器图案sp2一体地设置。当第二桥接图案brp2中的每个与第二传感器图案sp2一体地设置时,第二桥接图案brp2可以是第二传感器图案sp2的一个区域。
247.触摸传感器ts可以包括设置在基体层bsl上的第一导电图案cp1、设置在第一导电
图案cp1上的第一触摸绝缘层ts_ins1、设置在第一触摸绝缘层ts_ins1上的第二导电图案cp2和设置在第二导电图案cp2上的第二触摸绝缘层ts_ins2。
248.设置在感测区域sa中的第一桥接图案brp1可以包括在第一导电图案cp1中,第一传感器图案sp1和第二传感器图案sp2以及第二桥接图案brp2可以包括在第二导电图案cp2中。另外,设置在非感测区域nsa中的感测线sl的一部分可以包括在第一导电图案cp1中,而感测线sl的剩余部分可以包括在第二导电图案cp2中。在这种情况下,在第一方向dr1上相邻的第一传感器图案sp1可以通过第一桥接图案brp1和穿过第一触摸绝缘层ts_ins1的接触孔cnt彼此电和/或物理连接。
249.在上述实施例中,描述了其中第一桥接图案brp1包括在第一导电图案cp1中而第一传感器图案sp1和第二传感器图案sp2以及第二桥接图案brp2包括在第二导电图案cp2中的示例,但是本公开不限于此。根据实施例,第一传感器图案sp1和第二传感器图案sp2以及第二桥接图案brp2可以包括在第一导电图案cp1中,而第一桥接图案brp1可以包括在第二导电图案cp2中。
250.另外,在上述实施例中,描述了其中第一导电图案cp1设置在基体层bsl上而第二导电图案cp2设置在第一触摸绝缘层ts_ins1上的示例,但是本公开不限于此。根据实施例,第一导电图案cp1可以设置在第一触摸绝缘层ts_ins1上,而第二导电图案cp2可以设置在基体层bsl上。
251.另外,在上述实施例中,描述了其中第一传感器图案sp1和第二传感器图案sp2设置在同一层的示例,但是本公开不限于此。根据实施例,第一传感器图案sp1和第二传感器图案sp2可以设置在不同的层。
252.设置和/或形成在感测区域sa中的传感器电极可以包括被设置为在第一传感器图案sp1与第二传感器图案sp2之间彼此间隔开的虚设感测电极(未示出)。虚设感测电极可以是浮置电极,并且可以不电连接到第一传感器图案sp1和第二传感器图案sp2。由于虚设感测电极设置在感测区域sa中,因此可以在视觉上不会识别出第一传感器图案sp1与第二传感器图案sp2之间的边界区域。另外,可以通过调整虚设感测电极的宽度和厚度来控制第一传感器图案sp1与第二传感器图案sp2之间的边缘效应,可以优化第一传感器图案sp1与第二传感器图案sp2之间的电容。
253.如图18和图19a中所示,触摸传感器ts可以以单元传感器块usb的重复布置形成。单元传感器块usb可以是具有预定的区域的虚设单元块,预定的区域包括在对应的感测区域sa内在第一方向dr1上相邻的传感器图案sp和在第二方向dr2上相邻的传感器图案sp的至少一部分。这样的单元传感器块usb可以被理解为与对应的感测区域sa中的传感器图案sp的布置的最小重复单元对应。
254.第一感测线sl1中的每条可以连接到由沿着第一方向dr1设置的多个第一传感器图案sp1形成的一个传感器行。第二感测线sl2中的每条可以连接到由沿着第二方向dr2设置的多个第二传感器图案sp2形成的一个传感器列。
255.图20是沿着图18的线iv-iv’截取的剖视图,图21是沿着图18的线iv-iv’截取的剖视图,其更详细地示出了图20中所示的显示装置的一个区域,图22是沿着图18的线iv-iv’截取的剖视图,其示出了根据另一实施例的图21的第二虚设图案和绝缘层。
256.关于图20至图22的显示装置,主要描述与上述实施例的细节不同的细节,以避免
重复描述。在本公开中未具体描述的部分与上述实施例一致,相同的附图标记指示相同的组件,相似的附图标记指示相似的组件。
257.参照图1以及图16至图22,显示装置dd可以包括显示面板dp和触摸传感器ts。
258.显示面板dp可以包括基底sub、像素单元px(或显示单元)、薄膜封装层tfe、虚设单元dmp、光阻挡层lbl和坝单元dam。像素单元px(或显示单元)可以包括设置在显示区域da中的像素pxl和覆盖像素pxl的薄膜封装层tfe。
259.触摸传感器ts可以包括基体层bsl、传感器电极、感测线sl、第一触摸绝缘层ts_ins1和第二触摸绝缘层ts_ins2。传感器电极可以包括多个第一桥接图案brp1以及多个传感器图案sp和多个第二桥接图案brp2,多个第一桥接图案brp1包括在第一导电图案cp1中,多个传感器图案sp和多个第二桥接图案brp2包括在第二导电图案cp2中。这里,传感器图案sp可以包括电绝缘的多个第一传感器图案sp1和多个第二传感器图案sp2。感测线sl可以包括第一金属层mtl1和第二金属层mtl2,第一金属层mtl1包括在第一导电图案cp1中,第二金属层mtl2包括在第二导电图案cp2中。第一金属层mtl1和第二金属层mtl2可以通过穿过第一触摸绝缘层ts_ins1的接触孔彼此电连接。
260.虚设单元dmp可以包括设置在非显示区域nda中的第一虚设图案dmp1和第二虚设图案dmp2。第二虚设图案dmp2可以设置在光阻挡层lbl上,并且可以覆盖位于基底sub的上表面上的一些构造的侧表面。
261.绝缘层ins可以设置和/或形成在第二虚设图案dmp2上。绝缘层ins可以是包括无机材料的无机绝缘层。绝缘层ins可以与包括在触摸传感器ts中的基体层bsl一体地设置,或者可以由薄膜封装层tfe中的无机层形成并且可以与对应于显示面板dp的最上层(或最外层)的第三封装层enc3一体地设置。在这种情况下,第二虚设图案dmp2可以在与显示元件层dpl的部分构造的工艺相同的工艺中形成。例如,当包括在显示元件层dpl中的第一电极ae是由透明导电氧化物形成的透射电极时,第二虚设图案dmp2可以在与第一电极ae的工艺相同的工艺中形成。另外,当包括在显示元件层dpl中的第二电极ce是由透明导电氧化物形成的透射电极时,第二虚设图案dmp2可以在与第二电极ce的工艺相同的工艺中形成。
262.在上述实施例中,绝缘层ins与薄膜封装层tfe的部分构造(例如,第三封装层enc3)一体地设置,或者与作为触摸传感器ts的部分构造的基体层bsl一体地设置,但是本公开不限于此。根据实施例,绝缘层ins可以与包括在触摸传感器ts中的另一绝缘层一体地设置。例如,如图22中所示,绝缘层ins可以与第一触摸绝缘层ts_ins1一体地设置。在这种情况下,第二虚设图案dmp2可以在与触摸传感器ts的部分构造的工艺相同的工艺中形成。例如,第二虚设图案dmp2可以在与每条感测线sl的第二金属层mtl2和每个第二传感器图案sp2的工艺相同的工艺中形成。
263.在附图中,第二触摸绝缘层ts_ins2不覆盖绝缘层ins的一部分,但是本公开不限于此。根据实施例,第二触摸绝缘层ts_ins2可以完全覆盖绝缘层ins。
264.根据本实施例,通过沿着基底sub的边缘设置虚设单元dmp,可以在通过干蚀刻方法以单独的显示面板dp为单元对母基底(或母基底)进行设置的工艺时通过保护设置在基底sub上的构造来实现具有改善的可靠性的显示装置。
265.另外,根据本公开的实施例,可以提供一种使非显示区域nda的无效空间最小化的显示装置。
266.尽管已经参照上述优选实施例描述了本公开,但是本领域技术人员或具有本领域公知常识的人员将理解的是,在不脱离稍后将描述的权利要求中描述的本公开的精神和技术领域的情况下,可以对本公开进行不同地修改和改变。
267.因此,本公开的技术范围不应当限于说明书的具体实施方式中描述的内容,而应当由权利要求限定。
技术特征:1.一种显示装置,所述显示装置包括:基底,包括显示区域和非显示区域;像素电路层,设置在所述基底的第一表面上,并且包括至少一个晶体管;显示元件层,设置在所述像素电路层上,并且包括发光元件;薄膜封装层,设置在所述显示元件层上;以及虚设单元,设置在所述非显示区域中,并且设置在所述基底的边缘上,其中,所述虚设单元包括透明导电材料。2.根据权利要求1所述的显示装置,其中,所述虚设单元包括:第一虚设图案,设置在所述基底的所述第一表面上;以及第二虚设图案,设置在所述第一虚设图案上。3.根据权利要求2所述的显示装置,其中,所述第一虚设图案是蚀刻停止件。4.根据权利要求2所述的显示装置,其中,所述像素电路层包括设置在所述基底上的缓冲层、设置在所述缓冲层上的至少一个绝缘层和设置在所述缓冲层上的所述晶体管,并且所述第二虚设图案覆盖所述缓冲层的至少一部分和所述绝缘层的至少一部分。5.根据权利要求2所述的显示装置,其中,所述第一虚设图案的至少一部分和所述第二虚设图案的至少一部分在平面和剖面上彼此叠置。6.根据权利要求2所述的显示装置,其中,所述第一虚设图案和所述第二虚设图案具有相同或不同的平面形状。7.根据权利要求6所述的显示装置,其中,所述第二虚设图案被定位为比所述第一虚设图案自所述基底的所述边缘起靠近所述显示区域。8.根据权利要求6所述的显示装置,其中,所述第一虚设图案的宽度与所述第二虚设图案的宽度在平面上彼此相同或不同。9.根据权利要求2所述的显示装置,所述显示装置还包括:至少一个坝单元,设置在所述基底的所述非显示区域中,其中,所述第一虚设图案和所述第二虚设图案位于所述基底的所述边缘处的所述坝单元之间。10.根据权利要求9所述的显示装置,所述显示装置还包括:光阻挡层,在所述非显示区域中设置在所述第一虚设图案与所述第二虚设图案之间。11.根据权利要求9所述的显示装置,其中,所述光阻挡层覆盖所述坝单元。12.根据权利要求9所述的显示装置,所述显示装置还包括:辅助层,设置在所述光阻挡层与所述第二虚设图案之间。13.根据权利要求12所述的显示装置,其中,所述第二虚设图案覆盖所述辅助层的至少一部分。14.根据权利要求12所述的显示装置,其中,所述辅助层是包括散射颗粒的光漫射层。15.根据权利要求2所述的显示装置,其中,所述薄膜封装层包括:第一封装层,设置在所述显示元件层上;第二封装层,设置在所述第一封装层上;第三封装层,设置在所述第二封装层上,并且所述第二封装层是有机绝缘层,并且所述第一封装层和所述第三封装层是无机绝缘
层。16.根据权利要求15所述的显示装置,其中,所述第三封装层覆盖所述第二虚设图案的至少一部分。17.根据权利要求2所述的显示装置,其中,所述发光元件包括:第一电极,电连接到所述晶体管;发射层,设置在所述第一电极上;以及第二电极,设置在所述发射层上,并且所述第二虚设图案与所述第二电极设置在同一层,并且包括与所述第二电极的材料相同的材料。18.根据权利要求2所述的显示装置,其中,所述发光元件包括:第一半导体层,掺杂有第一导电掺杂剂;第二半导体层,掺杂有第二导电掺杂剂;以及活性层,设置在所述第一半导体层与所述第二半导体层之间。19.根据权利要求2所述的显示装置,所述显示装置还包括:触摸传感器,设置在所述薄膜封装层上,其中,所述触摸传感器包括:基体层,设置在所述显示元件层上;第一导电图案,设置在所述基体层上;第一触摸绝缘层,设置在所述第一导电图案上;第二导电图案,设置在所述第一触摸绝缘层上;第二触摸绝缘层,设置在所述第二导电图案上,并且所述基体层设置在所述第二虚设图案上,以覆盖所述第二虚设图案的至少一部分。20.根据权利要求2所述的显示装置,其中,所述第一虚设图案和所述第二虚设图案从所述基底的所述边缘在远离所述显示元件层的方向上突出。21.根据权利要求2所述的显示装置,其中,所述第一虚设图案的至少一部分和所述第二虚设图案的至少一部分彼此接触。22.根据权利要求2所述的显示装置,其中,所述基底包括其上设置有所述虚设单元的所述第一表面和面对所述第一表面的第二表面,并且所述基底的宽度沿着一个方向从所述第一表面朝向所述第二表面减小。23.一种制造显示装置的方法,所述方法包括:准备具有至少两个或更多个单元区域的母基底;在所述单元区域的边缘处形成第一虚设图案;在所述单元区域中的每个中形成像素单元,并且形成与所述第一虚设图案叠置的第二虚设图案;在所述像素单元和所述第二虚设图案上形成薄膜封装层;以及通过执行干蚀刻工艺去除所述母基底的一部分,从而以显示面板为单位设置所述母基底。24.根据权利要求23所述的方法,其中,所述第一虚设图案和所述第二虚设图案彼此叠置并且包括透明导电氧化物。
技术总结根据本发明的实施例的显示装置可以包括:基底,包括显示区域和非显示区域;像素电路层,设置在基底的第一表面上,并且包括至少一个晶体管;显示元件层,设置在像素电路层上,并且包括发光元件;薄膜封装层,设置在显示元件层上;以及虚设部件,设置在非显示区域中,并且设置在基底的边缘上。虚设部件可以包括透明导电材料。料。料。
技术研发人员:李康荣 孔兑辰 朴声国 孙玉秀
受保护的技术使用者:三星显示有限公司
技术研发日:2020.05.19
技术公布日:2022/11/1