1.本公开涉及显示装置。
背景技术：2.随着多媒体技术的发展，显示装置的重要性已经不断增加。响应于此，已经使用了各种类型的显示装置，诸如有机发光显示器(oled)、液晶显示器(lcd)等。
3.显示装置是用于显示图像的装置，并且包括显示面板，诸如有机发光显示面板或液晶显示面板。发光显示面板可以包括发光元件，例如发光二极管(led)，并且发光二极管的示例包括使用有机材料作为荧光材料的有机发光二极管(oled)和使用无机材料作为荧光材料的无机发光二极管。
技术实现要素：4.[技术问题]
[0005]
本公开的方面提供了一种显示装置，其中驱动电路单元设置在基础衬底的后表面上。
[0006]
应注意的是，本公开的方面不限于此，并且本文中未提及的其它方面对于本领域普通技术人员而言将从以下描述中显而易见。
[0007]
[技术方案]
[0008]
根据本公开的实施方式，显示装置包括：基础衬底，在基础衬底中限定显示区域和定位在显示区域周围的非显示区域，并且基础衬底包括在其厚度方向上穿过基础衬底的衬底连接电极；蚀刻停止件，设置在基础衬底的一个表面上并且配置成覆盖衬底通孔；以及第一焊盘，设置在基础衬底的与基础衬底的一个表面相对的另一表面上，并且设置成与衬底通孔重叠，其中，衬底连接电极设置在显示区域中，并且连接到蚀刻停止件和第一焊盘，以及蚀刻停止件通过衬底连接电极电连接到第一焊盘，并且包括导电材料。
[0009]
显示装置还可以包括：缓冲层，设置在蚀刻停止件上；有源材料层，设置在缓冲层上；以及光阻挡层，设置成与有源材料层重叠，其中，光阻挡层设置成与蚀刻停止件共面，并且与蚀刻停止件间隔开。
[0010]
显示装置还可以包括：第一栅极绝缘层，设置在有源材料层上；数据线，设置在第一栅极绝缘层上，其中，数据线通过数据连接电极连接到蚀刻停止件，数据连接电极在其厚度方向上穿过第一栅极绝缘层和缓冲层；以及连接线，设置在基础衬底的另一表面上，其中，连接线连接到第一焊盘。
[0011]
显示装置还可以包括：膜上芯片，设置在基础衬底的另一表面上，并且在膜上芯片上安装驱动芯片；以及第二焊盘，设置在基础衬底的另一表面上，其中，第二焊盘连接到连接线，以及膜上芯片连接到第二焊盘。
[0012]
显示装置还可以包括：驱动芯片，设置在基础衬底的另一表面上；以及第二焊盘，设置在基础衬底的另一表面上，其中，第二焊盘连接到连接线，以及驱动芯片设置成与第二
焊盘重叠，并且连接到第二焊盘。
[0013]
基础衬底的一个表面可以与蚀刻停止件接触，以及衬底连接电极可以被基础衬底的另一表面的延伸部、基础衬底的一个表面的延伸部以及基础衬底的侧表面围绕。
[0014]
衬底连接电极的宽度可以在从基础衬底的另一表面的延伸部朝向基础衬底的一个表面的延伸部的方向上减小。
[0015]
衬底连接电极的与基础衬底的侧表面接触的侧表面的斜率可以在从基础衬底的另一表面的延伸部朝向基础衬底的一个表面的延伸部的方向上逐渐增加。
[0016]
衬底连接电极的宽度从基础衬底的另一表面的延伸部到基础衬底的一个表面的延伸部可以是恒定的。
[0017]
缓冲层的与衬底连接电极接触的一个表面的粗糙度可以高于缓冲层的不与衬底连接电极接触的一个表面的粗糙度。
[0018]
在缓冲层的与衬底连接电极接触的一个表面上还可以设置有蚀刻残留物；以及蚀刻残留物可以包括与基础衬底相同的材料。
[0019]
显示区域可以包括多个像素，多个像素中的每个可以包括发射区域和定位在发射区域周围的非发射区域，设置在数据线上的外堤部设置在非发射区域中，发光元件可以设置在发射区域中，以及发射区域在平面图中可以被外堤部围绕。
[0020]
衬底连接电极可以设置成与发射区域重叠。
[0021]
衬底连接电极可以设置成与非发射区域的外堤部重叠。
[0022]
显示装置还可以包括：第一栅极绝缘层，设置在有源材料层上；栅极连接电极，设置在第一栅极绝缘层上；第一保护层，设置在栅极连接电极上；以及数据线，设置在第一保护层上，其中，数据线通过穿过第一保护层的数据连接电极连接到栅极连接电极，以及栅极连接电极通过穿过第一栅极绝缘层和缓冲层的栅极连接电极连接到蚀刻停止件。
[0023]
根据本公开的实施方式，显示装置包括：基础衬底，在基础衬底中限定显示区域和定位在显示区域周围的非显示区域，并且基础衬底包括在其厚度方向上穿过基础衬底的衬底通孔；缓冲层，缓冲层是设置在基础衬底的一个表面上的缓冲层，并且包括设置成与衬底通孔重叠并且在其厚度方向上穿过缓冲层的缓冲通孔；数据线，设置在缓冲层上；衬底连接电极，配置成填充衬底通孔和缓冲通孔，其中衬底连接电极设置在显示区域中并且连接到数据线；以及第一焊盘，设置在基础衬底的与基础衬底的一个表面相对的另一表面上，并且设置成与衬底通孔重叠，其中，第一焊盘连接到衬底通孔。
[0024]
基础衬底的一个表面可以与缓冲层接触，衬底通孔可以被基础衬底的另一表面的延伸部、基础衬底的一个表面的延伸部以及基础衬底的侧表面围绕，缓冲层可以包括与基础衬底的一个表面接触的一个表面和与缓冲层的一个表面相对的另一表面，缓冲通孔可以被缓冲层的一个表面的延伸部、缓冲层的另一表面上的延伸部以及缓冲层的侧表面围绕，以及缓冲层的侧表面的平均斜率可以大于基础衬底的侧表面的平均斜率。
[0025]
显示装置还可以包括直接设置在缓冲层的另一表面上的第一栅极绝缘层，其中，第一栅极绝缘层的与衬底连接电极接触的一个表面的粗糙度高于第一栅极绝缘层的不与衬底连接电极接触的一个表面的粗糙度。
[0026]
显示装置还可以包括直接设置在缓冲层的另一表面上的第一栅极绝缘层，其中，在第一栅极绝缘层的与衬底连接电极接触的一个表面上进一步设置有蚀刻残留物，并且蚀
刻残留物包括与缓冲层的材料相同的材料。
[0027]
缓冲通孔可以设置成在其厚度方向上与基础衬底的一个表面部分地重叠。
[0028]
其它实施方式的细节包括在详细描述和附图中。
[0029]
[有益效果]
[0030]
在根据一个实施方式的显示装置中，驱动电路单元设置在基础衬底的后表面上，从而减小死区。
[0031]
应注意的是，本公开的目的不限于以上描述的目的，并且本公开的其它目的对于本领域的技术人员而言将从以下描述中显而易见。
[0032]
根据实施方式的效果不受以上例示的内容的限制，并且更多的各种效果包括在本公开中。
附图说明
[0033]
图1是根据一个实施方式的显示装置的平面图。
[0034]
图2是沿着图1的线i-i'截取的剖视图。
[0035]
图3是根据一个实施方式的从上方观察的显示装置的平面图。
[0036]
图4是图3的像素的放大平面图。
[0037]
图5示出沿着图4的线iv-iv'、v-v'和vi-vi'截取的剖视图。
[0038]
图6是根据一个实施方式的从下方观察的显示装置的平面图。
[0039]
图7示出了沿着图3和图6的线ii-ii'和iii-iii'截取的剖视图。
[0040]
图8是图7的区域a的放大剖视图。
[0041]
图9至图14是根据一个实施方式的制造显示装置的方法的工艺操作的剖视图。
[0042]
图15是根据另一实施方式的显示装置的剖视图。
[0043]
图16是根据又一实施方式的显示装置的剖视图。
[0044]
图17是根据再一实施方式的显示装置的剖视图。
[0045]
图18是根据再一实施方式的显示装置的剖视图。
[0046]
图19是根据再一实施方式的显示装置的剖视图。
[0047]
图20是根据再一实施方式的显示装置的剖视图。
[0048]
图21是根据再一实施方式的从上方观察的显示装置的平面图。
[0049]
图22是根据再一实施方式的显示装置的像素的放大平面图。
[0050]
图23是根据再一实施方式的从下方观察的显示装置的平面图。
[0051]
图24是根据图23和图25的显示装置的剖视图。
[0052]
图25是根据再一实施方式的从下方观察的显示装置的平面图。
[0053]
图26是根据图25的显示装置的剖视图。
[0054]
图27是根据再一实施方式的显示装置的剖视图。
[0055]
图28是根据再一实施方式的显示装置的剖视图。
[0056]
图29是图28的区域b的放大剖视图。
[0057]
图30至图33是根据另一实施方式的制造显示装置的方法的工艺操作的剖视图。
[0058]
图34是根据再一实施方式的显示装置的剖视图。
[0059]
图35是根据再一实施方式的显示装置的剖视图。
[0060]
图36是根据再一实施方式的显示装置的剖视图。
[0061]
图37是根据再一实施方式的显示装置的平面图。
具体实施方式
[0062]
现将在下文中参考附图更全面地描述本发明，在附图中示出了本发明的优选实施方式。然而，本发明可以以不同的形式来实施，并且不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式使得本公开将是彻底且完整的，并且将向本领域的技术人员充分传达本发明的范围。
[0063]
还将理解的是，当层被称为“在”另一层或衬底“上”时，其可以直接在另一层或衬底上，或者也可以存在中间层。在整个说明书中，相同的附图标记指示相同的部件。
[0064]
将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本发明的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
[0065]
在下文中，将参考附图描述实施方式。
[0066]
图1是根据一个实施方式的显示装置的平面图。图2是沿着图1的线i-i'截取的剖视图。
[0067]
参考图1和图2，显示装置1可以应用于各种电子装置，所述各种电子装置包括小型和中型电子装置(诸如，平板个人计算机(pc)、智能电话、车辆导航单元、相机、提供给车辆的中央信息显示器(cid)、手表型电子装置、个人数字助理(pda)、便携式多媒体播放器(pmp)和游戏机)以及大型电子装置(诸如，电视机、外部广告牌、监视器、pc和膝上型计算机)。然而，各种电子装置仅作为实施方式提供，并且显然，在不背离本公开的构思的情况下，显示装置1可以应用于其它电子装置。
[0068]
在一些实施方式中，显示装置1在平面图中可以具有矩形形状。显示装置1可以包括在第一方向dr1上延伸的两个第一侧和在与第一方向dr1相交的第二方向dr2上延伸的两个第二侧。显示装置1的第一侧和第二侧彼此相交的拐角可以呈直角，但不限于此。拐角可以形成曲形表面。在一些实施方式中，第一侧可以比第二侧长，但不限于此。显示装置1的平面形状不限于所示的平面形状，并且可以应用圆形形状或其它形状。
[0069]
显示装置1可以包括在其中显示图像的显示区域da和在其中不显示图像的非显示区域nda。在一些实施方式中，非显示区域nda可以定位在显示区域da周围并且可以围绕显示区域da。
[0070]
在一个实施方式中，显示装置1可以包括第一显示衬底10和与第一显示衬底10相对的第二显示衬底20，并且还可以包括联接第一显示衬底10和第二显示衬底20的密封构件seal以及填充第一显示衬底10和第二显示衬底20之间的空间的填充物fm。密封构件seal可以设置在非显示区域nda中，并且可以设置成不与显示区域da重叠。
[0071]
第一显示衬底10可以包括用于显示图像的元件和电路(例如，诸如开关元件的像素电路)、用于在显示区域da中限定将在下面描述的发射区域和非发射区域的外堤部、以及自发光元件。在实施方式中，自发光元件可以包括有机发光二极管(led)、量子点led、基于无机的微米led(例如，微米led)和基于无机的纳米led(例如，纳米led)中的至少一种。
[0072]
第二显示衬底20可以定位在第一显示衬底10上方，并且可以与第一显示衬底10相对。第二显示衬底20可以包括用于对入射光的颜色进行转换的颜色转换图案。在一些实施方式中，颜色转换图案可以包括滤色器和颜色控制层中的至少一个。
[0073]
密封构件seal可以在非显示区域nda中定位在第一显示衬底10和第二显示衬底20之间。密封构件seal可以在非显示区域nda中沿着第一显示衬底10和第二显示衬底20的边缘设置，以在平面图中围绕显示区域da。第一显示衬底10和第二显示衬底20可以通过密封构件seal彼此联接。在一些实施方式中，密封构件seal可以由有机材料制成。作为示例，密封构件seal可以由基于环氧的树脂制成，但是本公开不限于此。
[0074]
填充物fm可以定位在第一显示衬底10和第二显示衬底20之间的由密封构件seal围绕的空间中。填充物fm可以填充第一显示衬底10和第二显示衬底20之间的空间。填充物fm可以由能够透射光的材料制成。在一些实施方式中，填充物fm可以由有机材料制成。作为示例，填充物fm可以由基于硅的有机材料、基于环氧的有机材料等制成，但本公开不限于此。此外，在一些情况下，可以省略填充物fm。
[0075]
图3是根据一个实施方式的从上方观察的显示装置的平面图。
[0076]
参考图3，可以在显示区域da中设置多个像素px。多个像素px可以在第一方向dr1和第二方向dr2上以矩阵形式布置。在第一方向dr1上布置的多个像素px可以形成像素行。可以形成多个像素行。多个像素行可以在第二方向dr2上布置。类似地，在第二方向dr2上布置的多个像素px可以形成像素列。可以形成多个像素列。多个像素列可以在第一方向dr1上布置。
[0077]
扫描驱动器sp可以设置在非显示区域nda中。扫描驱动器sp可以包括至少一个薄膜晶体管。扫描驱动器sp可以连接到扫描线sl。可以设置多个扫描驱动器sp。扫描驱动器sp可以定位于在显示区域da的在第一方向dr1上的一侧(或右侧)处的非显示区域na以及在显示区域da的在第一方向dr1上的另一侧(或左侧)处的非显示区域na中的每个中。在一些实施方式中，可以设置一个扫描驱动器sp。一个扫描驱动器sp可以设置于在显示区域da的在第一方向dr1上的一侧或另一侧处的非显示区域na中。扫描线sl可以沿着像素行延伸。可以设置多个扫描线sl。多个扫描线sl可以在第二方向dr2上布置。在第二方向dr2上布置的多个扫描线sl中的每个可以连接到多个像素行中的任何一个。
[0078]
数据线dl可以沿着像素列延伸。可以设置多个数据线dl。多个数据线dl可以在第一方向dr1上布置。在第一方向dr1上布置的多个数据线dl中的每个可以连接到多个像素列中的任何一个。
[0079]
数据线dl可以连接到衬底连接电极cntb。可以设置多个衬底连接电极cntb。每个衬底连接电极cntb可以对应于每个数据线dl。多个衬底连接电极cntb在图3中示出为在第一方向dr1上布置，但是多个衬底连接电极cntb的布置不限于此。如将在下面描述的，数据线dl可以通过数据连接电极cnta(参见图7)、蚀刻停止件es(参见图7)和衬底连接电极cntb连接到第一焊盘pad1(参见图6和图7)。
[0080]
每个像素px可以包括发射区域ema和定位在发射区域ema周围的非发射区域nea。如上所述，非发射区域nea和发射区域ema可以通过外堤部45(参见图7)和发光元件30(参见图7)彼此区分开。外堤部45可以设置在非发射区域nea中，并且发光元件30可以设置在发射区域ema中。外堤部45可以不设置在发射区域ema中，并且发光元件30可以不设置在非发射
区域nma中。衬底连接电极cntb和数据连接电极cnta可以设置在发射区域ema中。
[0081]
图4是图3的像素的放大平面图。图5示出沿着图4的线iv-iv'、v-v'和vi-vi'截取的剖视图。
[0082]
参考图4，多个像素px中的任何一个可以发射具有第一颜色的光，多个像素px中的另一个可以发射具有第二颜色的光，并且多个像素px中的又一个可以发射具有第三颜色的光。第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色。然而，本公开不限于此，并且所有像素px可以发射具有相同颜色的光。
[0083]
显示装置1的像素px可以包括限定为发射区域ema的区域。发射区域ema可以被限定为包括在显示装置1中的发光元件30在其中设置成发射具有特定波长的光的区域。发光元件30可以包括有源层，并且有源层可以无方向性地发射具有特定波长的光。从发光元件30的有源层发射的光可以朝向发光元件30的两个侧表面发射。发射区域ema可以包括其中设置有发光元件30的区域和与发光元件30相邻并且在其中发射从发光元件30发射的光的区域。
[0084]
本公开不限于此，并且发射区域ema也可以包括从发光元件30发射的光被其它构件在其中反射或折射并被发射的区域。多个发光元件30可以设置在每个像素px中，并且其中设置有发光元件30的区域和与发光元件30相邻的区域可以被组合以形成发射区域ema。
[0085]
尽管在附图中未示出，但是显示装置1的每个像素px可以包括被限定为除发射区域ema之外的区域的非发射区域nea。非发射区域nea可以是其中不设置发光元件30并且从发光元件30发射的光不到达从而不发射光的区域。外堤部45可以设置在非发射区域nea中。
[0086]
结合图4参考图5，显示装置1可以包括第一衬底11或第一基础衬底、以及设置在第一衬底11上的电路元件层和显示元件层。半导体层、多个导电层和多个绝缘层可以设置在第一衬底11上，并且可以构成电路元件层和显示元件层。多个导电层可以包括设置在第一平坦化层19下方以构成电路元件层的第一栅极导电层、第二栅极导电层、第一数据导电层和第二数据导电层、以及设置在第一平坦化层19上以构成显示元件层的电极21和22以及接触电极26。多个绝缘层可以包括缓冲层12、第一栅极绝缘层13、第一保护层15、第一层间绝缘层17、第二层间绝缘层18、第一平坦化层19、第一绝缘层51、第二绝缘层52、第三绝缘层53和第四绝缘层54。
[0087]
具体地，第一衬底11可以是绝缘衬底。第一衬底11可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，第一衬底11可以是刚性衬底，并且也可以是可弯曲、可折叠和可卷曲的柔性衬底。
[0088]
光阻挡层bml1和bml2可以设置在第一衬底11上。第一衬底11可以包括其上设置有光阻挡层bml1和bml2的一个表面和与第一衬底11的一个表面相对的另一表面。光阻挡层bml1和bml2可以直接设置在第一衬底11的一个表面上。光阻挡层bml1和bml2可以包括第一光阻挡层bml1和第二光阻挡层bml2。第一光阻挡层bml1和第二光阻挡层bml2可以分别至少与驱动晶体管dt的第一有源材料层dt_act和开关晶体管st的第二有源材料层st_act重叠。光阻挡层bml1和bml2可以包括阻挡光的材料，从而防止光入射在第一有源材料层dt_act和第二有源材料层st_act上。作为示例，光阻挡层bml1和bml2可以由阻挡光透射的不透明金属材料制成。然而，本公开不限于此，并且在一些情况下，可以省略光阻挡层bml1和bml2。
[0089]
缓冲层12可以设置在其上设置有光阻挡层bml1和bml2的整个第一衬底11上。可以
在第一衬底11上形成缓冲层12，以保护像素px的晶体管dt和st不受渗透穿过第一衬底11(其易被水分渗透)的水分的影响。缓冲层12可以执行表面平坦化功能。缓冲层12可以设置为交替堆叠的多个无机层。例如，缓冲层12可以形成为多层，其中包括选自氧化硅(siox)、氮化硅(sinx)和氮氧化硅(sion)中的至少一种的无机层交替堆叠。
[0090]
半导体层设置在缓冲层12上。半导体层可以包括驱动晶体管dt的第一有源材料层dt_act和开关晶体管st的第二有源材料层st_act。第一有源材料层dt_act和第二有源材料层st_act可以设置成与将在下面描述的第一栅极导电层的栅电极dt_g和st_g部分地重叠。
[0091]
在实施方式中，半导体层可以包括多晶硅、单晶硅、氧化物半导体等。多晶硅可以通过使非晶硅结晶来形成。当半导体层包括多晶硅时，第一有源材料层dt_act可以包括第一掺杂区域dt_acta、第二掺杂区域dt_actb和第一沟道区域dt_actc。第一沟道区域dt_actc可以设置在第一掺杂区域dt_acta和第二掺杂区域dt_actb之间。第二有源材料层st_act可以包括第三掺杂区域st_acta、第四掺杂区域st_actb和第二沟道区域st_actc。第二沟道区域st_actc可以设置在第三掺杂区域st_acta和第四掺杂区域st_actb之间。第一掺杂区域dt_acta、第二掺杂区域dt_actb、第三掺杂区域st_acta和第四掺杂区域st_actb可以是第一有源材料层dt_act和第二有源材料层st_act的部分区域在其中被掺杂有杂质的区域。
[0092]
在另一实施方式中，第一有源材料层dt_act和第二有源材料层st_act可以包括氧化物半导体。在这种情况下，第一有源材料层dt_act和第二有源材料层st_act的掺杂区域中的每个可以是导电区域。氧化物半导体可以是包含铟(in)的氧化物半导体。在一些实施方式中，氧化物半导体可以是氧化铟锡(ito)、氧化铟锌(izo)、氧化铟镓(igo)、氧化铟锌锡(izto)、氧化铟镓锡(igto)、氧化铟镓锌锡(igzto)等。然而，本公开不限于此。
[0093]
第一栅极绝缘层13设置在半导体层和缓冲层12上。第一栅极绝缘层13可以设置在缓冲层12和半导体层上。第一栅极绝缘层13可以用作驱动晶体管dt和开关晶体管st中的每个的栅极绝缘膜。第一栅极绝缘层13可以形成为由诸如氧化硅(siox)、氮化硅(sinx)或氮氧化硅(sion)的无机材料制成的无机层，或者可以形成为多个无机层在其中堆叠的结构。
[0094]
第一栅极导电层设置在第一栅极绝缘层13上。第一栅极导电层可以包括驱动晶体管dt的第一栅电极dt_g和开关晶体管st的第二栅电极st_g。第一栅电极dt_g可以设置成在其厚度方向上与第一有源材料层dt_act的第一沟道区域dt_actc重叠，并且第二栅电极st_g可以设置成在其厚度方向上与第二有源材料层st_act的第二沟道区域st_actc重叠。
[0095]
第一栅极导电层可以形成为由选自钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的至少一种或其合金制成的单层或多层。然而，本公开不限于此。
[0096]
第一保护层15设置在第一栅极导电层上。第一保护层15可以设置成覆盖第一栅极导电层，并且可以执行保护第一栅极导电层的功能。第一保护层15可以形成为由诸如氧化硅(siox)、氮化硅(sinx)或氮氧化硅(sion)的无机材料制成的无机层，或者可以形成为多个无机层在其中堆叠的结构。
[0097]
第二栅极导电层设置在第一保护层15上。第二栅极导电层可以包括存储电容器的第一电容电极ce1，其设置成使得其至少部分区域在其厚度方向上与第一栅电极dt_g重叠。第一电容电极ce1可以在厚度方向上与第一栅电极dt_g重叠，且第一保护层15插置在第一电容电极ce1和第一栅电极dt_g之间，并且可以在第一电容电极ce1和第一栅电极dt_g之间
形成存储电容器。第二栅极导电层可以形成为由选自钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的至少一种或其合金制成的单层或多层。然而，本公开不限于此。
[0098]
第一层间绝缘层17设置在第二栅极导电层上。第一层间绝缘层17可以用作第一栅极导电层和设置在其上的其它层之间的绝缘膜。第一层间绝缘层17可以形成为由诸如氧化硅(siox)、氮化硅(sinx)或氮氧化硅(sion)的无机材料制成的无机层，或者可以形成为多个无机层在其中堆叠的结构。
[0099]
第一数据导电层设置在第一层间绝缘层17上。第一栅极导电层可以包括驱动晶体管dt的第一源/漏电极dt_sd1和第二源/漏电极dt_sd2以及开关晶体管st的第一源/漏电极st_sd1和第二源/漏电极st_sd2。
[0100]
驱动晶体管dt的第一源/漏电极dt_sd1和第二源/漏电极dt_sd2可以分别通过穿过第一层间绝缘层17和第一栅极绝缘层13的接触孔与第一有源材料层dt_act的第一掺杂区域dt_acta和第二掺杂区域dt_actb接触。开关晶体管st的第一源/漏电极st_sd1和第二源/漏电极st_sd2可以分别通过穿过第一层间绝缘层17和第一栅极绝缘层13的接触孔与第二有源材料层st_act的第三掺杂区域st_acta和第四掺杂区域st_actb接触。此外，驱动晶体管dt的第一源/漏电极dt_sd1和开关晶体管st的第一源/漏电极st_sd1可以分别通过其它接触孔电连接到第一光阻挡层bml1和第二光阻挡层bml2。同时，在驱动晶体管dt和开关晶体管st的第一源/漏电极dt_sd1和st_sd1以及第二源/漏电极dt_sd2和st_sd2中，任何一个电极是源电极，并且另一电极可以是漏电极。然而，本公开不限于此，在第一源/漏电极dt_sd1和st_sd1以及第二源/漏电极dt_sd2和st_sd2中，任何一个电极是漏电极，并且另一电极可以是源电极。
[0101]
第一数据导电层可以形成为由选自钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的至少一种或其合金制成的单层或多层。然而，本公开不限于此。
[0102]
第二层间绝缘层18可以设置在第一数据导电层上。第二层间绝缘层18可以覆盖第一数据导电层，可以设置在整个第一层间绝缘层17上，并且可以执行保护第一数据导电层的功能。第二层间绝缘层18可以形成为由诸如氧化硅(siox)、氮化硅(sinx)或氮氧化硅(sion)的无机材料制成的无机层，或者可以形成为多个无机层在其中堆叠的结构。
[0103]
第二数据导电层设置在第二层间绝缘层18上。第二数据导电层可以包括第一电压线vl1、第二电压线vl2和第一导电图案cdp。可以将提供给驱动晶体管dt的高电势电压(或第一电力电压vdd)施加到第一电压线vl1，并且可以将提供给第二电极22的低电势电压(或第二电力电压vss)施加到第二电压线vl2。在显示装置1的制造工艺中，可以将布置发光元件30所需的布置信号施加到第二电压线vl2。
[0104]
第一导电图案cdp可以通过形成在第二层间绝缘层18中的接触孔电连接到驱动晶体管dt的第一源/漏电极dt_sd1。第一导电图案cdp也可以与将在下面描述的第一电极21接触，并且驱动晶体管dt可以通过第一导电图案cdp将从第一电压线vl1施加的第一电力电压vdd传送到第一电极21。同时，第二数据导电层在附图中示出为包括一个第二电压线vl2和一个第一电压线vl1，但是本公开不限于此。第二数据导电层可以包括更多个第一电压线vl1和更多个第二电压线vl2。
[0105]
第二数据导电层可以形成为由选自钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍
(ni)、钕(nd)和铜(cu)中的至少一种或其合金制成的单层或多层。然而，本公开不限于此。
[0106]
第一平坦化层19设置在第二数据导电层上。第一平坦化层19可以包括有机绝缘材料(例如，诸如聚酰亚胺(pi)的有机材料)，并且可以执行表面平坦化功能。
[0107]
内堤部41和42、多个电极21和22、外堤部45、多个接触电极26和发光元件30设置在第一平坦化层19上。此外，还可以在第一平坦化层19上设置多个绝缘层51、52、53和55。
[0108]
内堤部41和42可以直接设置在第一平坦化层19上。内堤部41和42可以包括设置成与每个像素px的中心相邻的第一内堤部41和第二内堤部42。
[0109]
第一内堤部41和第二内堤部42可以设置成在第一方向dr1上彼此分开且彼此面对。内堤部41和42可以设置成彼此分开且彼此面对，从而可以在其间形成在其中设置发光元件30的区域。此外，第一内堤部41和第二内堤部42可以在第二方向dr2上延伸，并且可以在多个像素px之间的边界处设置成彼此间隔开，从而不会在第二方向dr2上延伸到另一相邻的像素px。因此，可以针对每个像素px设置第一内堤部41和第二内堤部42，以在整个显示装置1上形成图案。尽管在图4和图5中仅示出了一个第一内堤部41和一个第二内堤部42，但是本公开不限于此。根据将在下面描述的电极21和22的数量，可以进一步设置更多个内堤部41和42。
[0110]
第一内堤部41和第二内堤部42可以具有其至少一部分从第一平坦化层19的上表面突出的结构。内堤部41和42的突出部分可以具有倾斜的侧表面，并且从发光元件30发射的光可以朝向倾斜的侧表面行进。如将在下面描述的，设置在内堤部41和42上的电极21和22可以包括具有高反射率的材料，并且从发光元件30发射的光可以从设置在内堤部41和42的侧表面上的电极21和22反射，并且可以在第一平坦化层19的向上方向上发射。即，第一内堤部41和第二内堤部42可以提供在其中设置发光元件30的区域，并且同时可以用作将从发光元件30发射的光向上反射的反射分隔壁。在实施方式中，内堤部41和42可以包括诸如pi的有机绝缘材料，但是本公开不限于此。
[0111]
多个电极21和22设置在内堤部41和42以及第一平坦化层19上。多个电极21和22可以电连接到发光元件30，并且可以向其施加特定电压，使得发光元件30发射具有特定波长的光。此外，电极21和22中的每个的至少一部分可以用于在像素px中形成电场，以便布置发光元件30。
[0112]
多个电极21和22可以包括设置在第一内堤部41上的第一电极21和设置在第二内堤部42上的第二电极22。
[0113]
第一电极21和第二电极22可以分别包括设置成在第一方向dr1上延伸的电极杆21s和22s，并且分别包括从电极杆21s和22s分支并且在第二方向dr2上延伸的至少一个电极分支21b和至少一个电极分支22b，所述第二方向dr2是与第一方向dr1相交的方向。
[0114]
第一电极21可以包括设置成在第一方向dr1上延伸的第一电极杆21s和从第一电极杆21s分支并且在第二方向dr2上延伸的至少一个第一电极分支21b。
[0115]
第一电极杆21s的两端可以在多个像素px之间设置成彼此间隔开，并且第一电极杆21s可以设置成与相同的行中(例如，在第一方向dr1上)的相邻像素的第一电极杆21s基本上共线。由于设置在多个像素px中的第一电极杆21s的两端可以彼此间隔开，所以可以将不同的电信号施加到第一电极分支21b，并且可以单独驱动第一电极分支21b中的每个。第一电极21可以通过穿过第一平坦化层19的第一接触孔ct1与第一导电图案cdp接触，并且因
此可以电连接到晶体管dt的第一源/漏电极dt_sd1。
[0116]
第一电极分支21b可以从第一电极杆21s的至少一部分分支出来，并且可以设置成在第二方向dr2上延伸，并且可以设置成与设置成面对第一电极杆21s的第二电极杆22s分开。
[0117]
第二电极22可以包括在第一方向dr1上延伸并且面对第一电极杆21s的第二电极杆22s、以及从第二电极杆22s分支并且在第二方向dr2上延伸的第二电极分支22b。
[0118]
第二电极杆22s可以在第一方向dr1上延伸，并且可以设置成超出与另一相邻的像素px的边界。横穿多个像素px的第二电极杆22s可以连接到显示区域da的外周边部分或从非显示区域nda在一个方向上从非显示区域nda延伸的部分。第二电极22可以通过穿过第一平坦化层19的第二接触孔ct2与第二电压线vl2接触。如图中所示，在第一方向dr1上的相邻像素px的第二电极22连接成一个第二电极杆22s，并通过第二接触孔ct2电连接到第二电压线vl2。然而，本公开不限于此，并且在一些情况下，第二接触孔ct2也可以在每个像素px处形成。
[0119]
第二电极分支22b可以与第一电极分支21b间隔开并面对第一电极分支21b，并且可以设置成与第一电极杆21s分开的状态。第二电极分支22b可以连接到第二电极杆22s，并且其在延伸方向上的一端可以在像素px中设置成与第一电极杆21s间隔开。
[0120]
同时，尽管在图中示出为在每个像素px中设置有两个第一电极分支21b和一个第二电极分支22b，但是本公开不限于此。在一些实施方式中，可以在每个像素px中设置更多个第一电极分支21b和更多个第二电极分支22b。此外，设置在每个像素px中的第一电极21和第二电极22可能不一定具有在一个方向上延伸的形状，并且可以设置成各种结构。
[0121]
第一电极21和第二电极22可以分别设置在第一内堤部41和第二内堤部42上，并且可以彼此间隔开并且彼此面对。在第一电极21和第二电极22中，电极分支21b和22b可以分别设置在第一内堤部41和第二内堤部42上，并且其至少部分区域可以直接设置在第一平坦化层19上。设置在第一内堤部41和第二内堤部42之间的多个发光元件30的至少一个端部分可以电连接到第一电极21和第二电极22。
[0122]
电极21和22中的每个可以包括透明导电材料。例如，电极21和22中的每个可以包括诸如ito、izo或氧化铟锡锌(itzo)的材料，但是本公开不限于此。在一些实施方式中，电极21和22中的每个可以包括具有高反射率的导电材料。例如，电极21和22中的每个可以包括具有高反射率的金属，诸如银(ag)、铜(cu)或铝(al)。在这种情况下，入射在电极21和22中的每个上的光可以在每个像素px的向上方向上被反射和发射。
[0123]
此外，电极21和22中的每个可以具有透明导电材料和具有高反射率的金属层中的每个在其中堆叠为一个或多个层的结构，或者可以被形成为包括透明导电材料和具有高反射率的金属层的一个层。在实施方式中，电极21和22中的每个可以具有诸如ito/ag/ito/izo的堆叠结构，或者可以包括包含铝(al)、镍(ni)、镧(la)等的合金。然而，本公开不限于此。
[0124]
多个电极21和22可以电连接到发光元件30，并且可以向其施加特定的电压，使得发光元件30发光。例如，多个电极21和22可以通过将在下面描述的接触电极26电连接到发光元件30，并且可以通过接触电极26将施加到电极21和22的电信号传送到发光元件30。
[0125]
在实施方式中，第一电极21可以是针对每个像素px的单独的像素电极，并且第二
电极22可以是公共地连接到每个像素px的公共电极。第一电极21和第二电极22中的任何一个可以是发光元件30的阳极，并且其另一个可以是发光元件30的阴极。然而，本公开不限于此，并且可能是相反的情况。
[0126]
此外，电极21和22中的每个可以用于在像素px中形成电场以布置发光元件30。经由通过向第一电极21和第二电极22施加布置信号而在第一电极21和第二电极22之间形成电场的工艺，发光元件30可以设置在第一电极21和第二电极22之间。发光元件30可以在分散在油墨中的状态下通过喷墨印刷工艺喷涂在第一电极21和第二电极22上，并且可以通过在第一电极21和第二电极22之间施加布置信号以向发光元件30施加介电泳力的方法将发光元件30布置在第一电极21和第二电极22之间。
[0127]
第一绝缘层51设置在第一平坦化层19、第一电极21和第二电极22上。第一绝缘层51设置成部分地覆盖第一电极21和第二电极22。第一绝缘层51被设置成覆盖第一电极21和第二电极22的上表面的大部分，并且可以暴露第一电极21和第二电极22的部分。第一绝缘层51可以设置成暴露第一电极21和第二电极22的上表面的一部分，例如，设置在第一内堤部41上的第一电极分支21b的上表面的一部分和设置在第二内堤部42上的第二电极分支22b的上表面的一部分。第一绝缘层51可以基本上形成在整个第一平坦化层19上，并且可以包括部分地暴露第一电极21和第二电极22的开口。
[0128]
在实施方式中，第一绝缘层51的上表面的一部分可以凹陷，以在第一电极21和第二电极22之间形成台阶部分。在一些实施方式中，第一绝缘层51包括无机绝缘材料。设置成覆盖第一电极21和第二电极22的第一绝缘层51的上表面的一部分可以由于设置在其下方的构件的台阶部分而凹陷。可以在发光元件30(其在第一电极21和第二电极22之间设置在第一绝缘层51上)和第一绝缘层51的凹陷上表面之间形成空的空间。发光元件30可以设置成与第一绝缘层51的上表面部分地分开，并且构成将在下面描述的第二绝缘层52的材料可以填充该空间。然而，本公开不限于此。第一绝缘层51可以具有平坦的上表面，使得发光元件30设置在其上。
[0129]
第一绝缘层51可以保护第一电极21和第二电极22，同时可以使第一电极21和第二电极22彼此绝缘。此外，第一绝缘层51可以防止设置在第一绝缘层51上的发光元件30由于与其它构件直接接触而被损坏。然而，第一绝缘层51的形状和结构不限于此。
[0130]
外堤部45可以设置在第一绝缘层51上。在一些实施方式中，外堤部45可以通过围绕在其中设置内堤部41和42以及电极21和22的区域以及在其中设置发光元件30的区域而在像素px之间的边界处设置在第一绝缘层51上。外堤部45可以设置在非发射区域nea中。外堤部45可以设置成具有在第一方向dr1和第二方向dr2上延伸的形状，并且在显示区域da的整个表面中形成网格图案。
[0131]
根据一个实施方式，外堤部45的高度可以大于内堤部41和42的高度。与内堤部41和42不同，外堤部45可以划分相邻的像素px，并且同时，可以在显示装置1的制造工艺中，在布置发光元件30的喷墨印刷工艺中执行防止油墨溢出到相邻像素px的功能。外堤部45可以针对不同的像素px将其中分散有不同的发光元件30的油墨分离开，以便不与彼此混合。与内堤部41和42类似，外堤部45可以包括pi，但是本公开不限于此。
[0132]
发光元件30可以设置在电极21和22之间。例如，发光元件30可以设置在电极分支21b和22b之间。多个发光元件30可以设置成彼此分开，并且可以基本上彼此平行地布置。发
光元件30之间的间隔间距没有特别限制。在一些情况下，多个发光元件30可以设置成彼此相邻以形成一组，并且多个其它发光元件30可以在彼此间隔开特定间距的状态下形成一组，并且可以以不均匀的密度设置。此外，在实施方式中，发光元件30可以具有在一个方向上延伸的形状，并且电极21和22中的每个的延伸方向可以基本上垂直于发光元件30的延伸方向。然而，本公开不限于此，并且发光元件30可以设置成倾斜于而非垂直于电极21和22中的每个的延伸方向。
[0133]
根据一个实施方式的发光元件30可以包括有源层，该有源层包括向外部发射具有不同波长的光的不同材料。显示装置1可以包括发射具有不同波长的光的发光元件30。
[0134]
发光元件30可以在内堤部41和42之间或在电极21和22之间设置在第一绝缘层51上。例如，发光元件30可以设置于设置在内堤部41和42之间的第一绝缘层51上。同时，发光元件30可以设置成使得其部分区域在其厚度方向上与电极21和22中的每个重叠。发光元件30的一个端部分可以在厚度方向上与第一电极21重叠以设置在第一电极21上，并且发光元件30的另一端部分可以在厚度方向上与第二电极22重叠以设置在第二电极22上。然而，本公开不限于此，并且虽然在附图中未示出，但是设置在每个像素px中的发光元件30中的至少一些可以设置在除了形成在内堤部41和42之间的区域之外的区域中，例如，除了电极分支21b和22b之间的区域之外的区域或者内堤部41和42与外堤部45之间的区域。
[0135]
发光元件30的一个端部分可以与第一接触电极26a接触，并且其另一端部分可以与第二接触电极26b接触。根据一个实施方式，由于在发光元件30的延伸端部分的在一个方向上的表面上不形成绝缘膜并且暴露其半导体层的部分，所以暴露的半导体层可以与将在下面描述的第一接触电极26a和第二接触电极26b接触。然而，本公开不限于此。在一些情况下，在发光元件30中，可以去除绝缘膜的至少一部分，并且可以去除绝缘膜以部分地暴露半导体层的两个端部分的侧表面。
[0136]
第二绝缘层52可以设置于设置在第一电极21和第二电极22之间发光元件30的一部分上。第二绝缘层52可以设置成部分地围绕发光元件30的外表面。在平面图中，第二绝缘层52的设置在发光元件30上的部分可以具有在第一电极21和第二电极22之间在第二方向dr2上延伸的形状。作为示例，第二绝缘层52可以在每个像素px中形成条形或岛形图案。
[0137]
第二绝缘层52可以设置在发光元件30上并且可以暴露发光元件30的一个端部分和另一端部分。发光元件30的被暴露的端部分可以与将在下面描述的接触电极26接触。第二绝缘层52的形状可以使用典型的掩模工艺使用构成第二绝缘层52的材料通过图案化工艺形成。用于形成第二绝缘层52的掩模可以具有小于发光元件30的长度的宽度，并且构成第二绝缘层52的材料可以被图案化以暴露发光元件30的两个端部分。然而，本公开不限于此。
[0138]
多个接触电极26设置在第一电极21、第二电极22和第二绝缘层52上。此外，第三绝缘层53可以设置在接触电极26中的任何一个上。
[0139]
多个接触电极26可以具有在一个方向上延伸的形状。多个接触电极26可以与发光元件30以及电极21和22接触，并且发光元件30可以通过接触电极26从第一电极21和第二电极22接收电信号。
[0140]
接触电极26可以包括第一接触电极26a和第二接触电极26b。第一接触电极26a和第二接触电极26b可以分别设置在第一电极21和第二电极22上。第一接触电极26a和第二接
触电极26b中的每个可以具有在第二方向dr2上延伸的形状。第一接触电极26a和第二接触电极26b可以在第一方向dr1上彼此间隔开并且彼此面对，并且可以在每个像素px的发射区域ema中形成条形图案。
[0141]
第一电极21和第二电极22的上表面的部分可以被暴露，并且第一接触电极26a和第二接触电极26b可以与第一电极21和第二电极22的暴露的上表面接触。例如，第一接触电极26a可以与第一电极21的定位在第一内堤部41上的部分接触，并且第二接触电极26b可以与第二电极22的定位在第二内堤部42上的部分接触。然而，本公开不限于此，并且在一些情况下，第一接触电极26a和第二接触电极26b可以被形成为具有比第一电极21和第二电极22小的宽度，并且因此可以被设置成仅覆盖上表面的暴露部分。
[0142]
根据一个实施方式，半导体层可以在发光元件30的两个端部分的在延伸方向上的表面处暴露，并且第一接触电极26a和第二接触电极26b可以在半导体层被暴露的端部分的表面处与发光元件30接触。然而，本公开不限于此。在一些情况下，半导体层可以在发光元件30的两个端部分的侧表面处暴露，并且接触电极26中的每个可以与暴露的半导体层接触。发光元件30的一个端部分可以通过第一接触电极26a电连接到第一电极21，并且发光元件30的另一端部分可以通过第二接触电极26b电连接到第二电极22。
[0143]
尽管在图中示出为在一个像素px中设置有两个第一接触电极26a和一个第二接触电极26b，但是本公开不限于此。第一接触电极26a和第二接触电极26b的数量可以根据设置在每个像素px中的第一电极分支21b和第二电极分支22b的数量而变化。
[0144]
接触电极26可以包括导电材料。例如，接触电极26可以包括ito、izo、itzo、铝(al)等。例如，接触电极26可以包括透明导电材料，并且从发光元件30发射的光可以穿过接触电极26以朝向电极21和22行进。电极21和22中的每个可以包括具有高反射率的材料，并且设置在内堤部41和42的倾斜侧表面上的电极21和22可以在第一衬底11的向上方向上反射入射光。然而，本公开不限于此。
[0145]
第三绝缘层53设置在第一接触电极26a上。第三绝缘层53可以使第一接触电极26a和第二接触电极26b彼此电绝缘。第三绝缘层53可以设置成覆盖第一接触电极26a，并且可以不设置在发光元件30的另一端部分上，使得发光元件30可以与第二接触电极26b接触。第三绝缘层53可以在第二绝缘层52的上表面上与第一接触电极26a和第二绝缘层52部分地接触。第三绝缘层53的在沿其设置第二电极22的方向上的侧表面可以与第二绝缘层52的一个侧表面对准。此外，第三绝缘层53也可以设置在非发射区域中，例如，在设置在第一平坦化层19上的第一绝缘层51上设置在非发射区域中。然而，本公开不限于此。
[0146]
第四绝缘层54可以设置在整个第一衬底11上。第四绝缘层54可用于保护设置在第一衬底11上的构件免受外部环境的影响。
[0147]
第一绝缘层51、第二绝缘层52、第三绝缘层53和第四绝缘层54中的每个可以包括无机绝缘材料或有机绝缘材料。在实施方式中，第一绝缘层51、第二绝缘层52、第三绝缘层53和第四绝缘层54可以包括无机绝缘材料，诸如氧化硅(siox)、氮化硅(sinx)、氮氧化硅(sioxny)、氧化铝(al2o3)或氮化铝(aln)。可选地，第一绝缘层51、第二绝缘层52、第三绝缘层53和第四绝缘层54可以包括有机绝缘材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、卡多(cardo)树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯或聚甲基丙烯酸
甲酯-聚碳酸酯合成树脂。然而，本公开不限于此。
[0148]
图6是根据一个实施方式的从下方观察的显示装置的平面图。
[0149]
参考图6，数据线dl可以连接到衬底连接电极cntb。数据线dl可以通过数据连接电极cnta(参见图7)、蚀刻停止件es(参见图7)和衬底连接电极cntb连接到第一焊盘pad1(参见图6和图7)。
[0150]
连接线cl可以设置在第一衬底11的另一表面上。连接线cl的一个端部分可以构成第一焊盘pad1，并且连接线cl的另一端部分可以构成第二焊盘pad2。尽管在图6中已经描述了连接线cl的一个端部分可以构成第一焊盘pad1，并且连接线cl的另一端部分可以构成第二焊盘pad2，但是可以理解的是，连接线cl连接到第一焊盘pad1和第二焊盘pad2中的每个。第二焊盘pad2可以与连接线cl一一对应。第二焊盘pad2可以被设置为多个第二焊盘pad2。多个第二焊盘pad2可以在第一方向dr1上布置。连接线cl中的一些可以连接到第一焊盘pad1，在第二方向dr2上向下延伸，并且包括至少一个弯曲部分。
[0151]
例如，多个连接线cl可以各自包括从连接线cl的一个端部分在第二方向dr2上延伸的延伸部分、以及设置在弯曲部分和第二焊盘pad2之间的扇出线。相邻的连接线cl可以在扇出线上彼此接近。扇出线的一个端部分可以连接到连接线cl的延伸部分，并且扇出线的另一端部分可以连接到第二焊盘pad2。
[0152]
膜上芯片cof可以设置在相邻的第二焊盘pad2上。膜上芯片cof可以附接到相邻的第二焊盘pad2上。膜上芯片cof可以设置为多个膜上芯片cof。多个膜上芯片cof可以布置成在第一方向dr1上彼此分开。相邻的第二焊盘pad2可以形成焊盘组。焊盘组可以被设置为多个焊盘组。多个焊盘组可以布置成在第一方向dr1上彼此分开。每个焊盘组可以连接到不同的膜上芯片cof。驱动芯片ic可以安装在膜上芯片cof上。膜上芯片cof可以设置在显示装置1的显示区域da中。膜上芯片cof可以设置在显示装置1的第一衬底11的另一表面上，并且可以设置在显示区域da中，从而防止由于膜上芯片cof的布置而产生死区。
[0153]
图7示出了沿着图3和图6的线ii-ii'和iii-iii'截取的剖视图。在图7的描述中，将省略与图5的部件相同的部件的冗余描述。
[0154]
参考图5和图7，蚀刻停止件es可以设置在第一衬底11的一个表面上。蚀刻停止件es可以设置成与光阻挡层bml1和bml2共面。蚀刻停止件es可以直接设置在第一衬底11的一个表面上。蚀刻停止件es可以包括与光阻挡层bml1和bml2相同的材料。蚀刻停止件es可以设置成与光阻挡层bml1和bml2分开。蚀刻停止件es可以覆盖衬底通孔th。蚀刻停止件es的宽度可以大于衬底通孔th的宽度w1(参见图8)。
[0155]
数据线dl可以定位成与参考图5例示的第一数据导电层共面。数据线dl可以设置成与设置在第一数据导电层上的第一源/漏电极dt_sd1和第二源/漏电极dt_sd2共面，并且可以包括与第一源/漏电极dt_sd1和第二源/漏电极dt_sd2相同的材料。
[0156]
数据线dl可以通过穿过第一层间绝缘层17、第一保护层15和第一栅极绝缘层13的数据连接电极cnta连接到蚀刻停止件es。数据连接电极cnta可以包括与数据线dl相同的材料。数据线dl和蚀刻停止件es可以通过数据连接电极cnta电连接。
[0157]
第一衬底11可以包括衬底通孔th。衬底通孔th可以在从第一衬底11的一个表面到另一表面的厚度方向上完全穿过第一衬底11。衬底通孔th可以设置在发射区域ema中。
[0158]
衬底连接电极cntb可以填充衬底通孔th。衬底连接电极cntb可以完全填充衬底通
孔th。衬底连接电极cntb可以与第一衬底11的与衬底通孔th接触的侧表面(或内表面)接触。衬底连接电极cntb可以包括导电材料。例如，衬底连接电极cntb可以包括选自钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的至少一种或其合金。衬底连接电极cntb可以形成为由以上描述的材料制成的单层。在一些实施方式中，衬底连接电极cntb可以形成为由以上描述的材料制成的多层。衬底连接电极cntb可以连接到蚀刻停止件es。衬底连接电极cntb可以直接连接到蚀刻停止件es。衬底连接电极cntb可以电连接到蚀刻停止件es。
[0159]
连接线cl可以设置在第一衬底11的另一表面(或后表面)上。连接线cl可以直接设置在第一衬底11的另一表面上。连接线cl的一个端部分可以连接到第一焊盘pad1，并且连接线cl的另一端部分可以连接到第二焊盘pad2。第一焊盘pad1可以在其厚度方向上与衬底连接电极cntb重叠，并且可以与衬底连接电极cntb直接接触。第一焊盘pad1可以电连接到衬底连接电极cntb。连接线cl、第一焊盘pad1和第二焊盘pad2可以设置成彼此共面，并且可以包括相同的材料。然而，本公开不限于此，并且连接线cl、第一焊盘pad1和第二焊盘pad2可以包括不同的材料。
[0160]
连接线cl可以包括导电材料。例如，连接线cl可以包括选自钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的至少一种或其合金。连接线cl可以形成为由以上描述的材料制成的单层。在一些实施方式中，连接线cl可以形成为由以上描述的材料制成的多层。
[0161]
膜上芯片cof可以附接到第二焊盘pad2上。膜上芯片cof可以包括引线le。各向异性导电膜acf可以设置在引线le和第二焊盘pad2之间。引线le和第二焊盘pad2可以通过各向异性导电膜acf彼此电连接。驱动芯片ic可以安装在膜上芯片cof上。驱动芯片ic可以安装在与膜上芯片cof的其上设置有引线le的一个表面相对的另一表面上，但本公开不限于此。引线le和驱动芯片ic可以设置在膜上芯片cof的相同表面上。
[0162]
驱动芯片ic可以用于向每个数据线dl施加数据信号。从驱动芯片ic提供的数据信号可以通过第二焊盘pad2、连接线cl、第一焊盘pad1、衬底连接电极cntb、蚀刻停止件es和数据连接电极cnta传送到数据线dl。
[0163]
在下文中，将参考图8描述衬底通孔cntb的形状。
[0164]
图8是图7的区域a的放大剖视图。
[0165]
参考图8，第一衬底11可以包括参考图7描述的一个表面和另一表面11b。第一衬底11还可以包括与衬底通孔cntb接触的侧表面11a。
[0166]
衬底通孔th可以被第一衬底11的一个表面的延伸部、第一衬底11的另一表面11b的延伸部以及第一衬底11的侧表面11a围绕。第一衬底11的一个表面的延伸部可以与相邻的第一衬底11的一个表面中的每个相交。第一衬底11的另一表面的延伸部可以与相邻的第一衬底11的另一表面中的每个相交。第一衬底11的侧表面11a中的每个可以连接第一衬底11的一个表面的延伸部与第一衬底11的一个表面彼此相交的点以及第一衬底11的另一表面11b的延伸部与第一衬底11的另一表面11b彼此相交的点。
[0167]
衬底通孔th的宽度可以在从第一衬底11的另一表面11b的延伸部朝向第一衬底11的一个表面的延伸部的方向上逐渐减小。衬底通孔th的宽度可以包括等于第一衬底11的一个表面的延伸部的长度的第一宽度w1和等于第一衬底11的另一表面11b的延伸部的长度的
第二宽度w2。在一个实施方式中，第一宽度w1可以小于第二宽度w2。
[0168]
构成衬底通孔th的第一衬底11的侧表面11a可以形成曲形表面cr。
[0169]
由第一衬底11的侧表面11a形成的曲形表面cr中的每个可以具有朝向衬底通孔th凸出的剖面形状。
[0170]
此外，第一衬底11的侧表面11a的斜率可以在从第一衬底11的一个表面的延伸部和第一衬底11的一个表面彼此相交的点朝向第一衬底11的另一表面11b的延伸部和第一衬底11的另一表面11b彼此相交的点的方向上逐渐增加。
[0171]
根据一个实施方式的衬底通孔th可以通过激光照射和湿法蚀刻形成。
[0172]
例如，可以将激光照射到将在其中形成衬底通孔th的区域上。激光可以是飞秒激光。在本说明书中，飞秒激光可以表示具有200飞秒或更大且500飞秒或更小的脉冲宽度的激光。然而，本公开不限于此，并且飞秒激光可以是具有从近红外(ir)激光到紫外(uv)激光的短波长的光，或者可以是具有多波长的光(其包括具有各种波长的光)。
[0173]
激光可以从第一衬底的另一表面照射到其与蚀刻停止件es接触的一个表面。激光的焦点可以被不同地修改。在一个实施方式中，激光可以聚焦在第一衬底的一个表面上，但是本公开不限于此。
[0174]
当激光照射到将在其中形成衬底通孔th的区域上时，可能在相应的区域中发生结构变形。例如，构成第一衬底的示例性玻璃的硅(si)-氧(o)键可能在相应区域中断裂。因此，蚀刻溶液对相应区域的蚀刻选择性可以大于蚀刻溶液对其上未照射激光的区域的蚀刻选择性。
[0175]
在照射激光之后，蚀刻第一衬底的整个表面。对于蚀刻，可以应用湿法蚀刻。在蚀刻操作中，作为蚀刻溶液，可以使用诸如氢氧化钾(koh)或氢氧化钠(naoh)的碱性溶液或者诸如氢氟酸(hf)的酸性溶液。可以在第一衬底的整个表面之上执行湿法蚀刻。
[0176]
如上所述，由于蚀刻溶液对其上照射激光的区域的蚀刻选择性高于蚀刻溶液对其上未照射激光的区域的蚀刻选择性，因此作为湿法蚀刻的结果，可以在其上照射激光的区域中形成衬底通孔th。
[0177]
在蚀刻操作中，蚀刻溶液对第一衬底的蚀刻选择性可以远高于蚀刻溶液对蚀刻停止件es的蚀刻选择性。因此，即使当蚀刻溶液在蚀刻操作中与蚀刻停止件es接触时，蚀刻停止件es的一个表面也可以基本上不被蚀刻。
[0178]
根据一个实施方式，当形成衬底通孔th时，一起执行激光照射和蚀刻，从而确保衬底通孔th的加工质量、加工速度和高纵横比(衬底通孔th的厚度与宽度比)。
[0179]
此外，蚀刻停止件es的宽度形成为大于衬底通孔th的宽度w1(参见图8)，从而防止蚀刻溶液在衬底通孔th形成时扩散到第一衬底的一个表面中。因此，可以防止由于蚀刻溶液而对第一衬底上的电极进行腐蚀和/或蚀刻。
[0180]
此外，在形成光阻挡层bml1和bml2的同时形成蚀刻停止件es，从而简化制造工艺，而不添加单独的构件和/或部件。
[0181]
此外，如上所述，由于衬底连接电极cntb设置在显示区域da中，所以连接到衬底连接电极cntb的膜上芯片cof可以形成在显示装置1的第一衬底11的另一表面上，并且可以设置在显示区域da中。因此，可以通过膜上芯片cof和扇出线的布置来减小死区。
[0182]
在下文中，将描述根据一个实施方式的制造显示装置1的方法。
[0183]
在以下实施方式中，与以上描述的实施方式的部件相同的部件由相同的附图标记表示，并且其描述将被省略或简化。
[0184]
图9至图14是根据一个实施方式的制造显示装置的方法的工艺操作的剖视图。
[0185]
首先，一起参考图9、图5和图7，在第一衬底11_1a上形成以上参考图5和图7描述的第一衬底11上的上部结构。
[0186]
更具体地，可以在第一衬底11_1a上形成光阻挡层bml1和bml2以及蚀刻停止件es，并且可以在光阻挡层bml1和bml2以及蚀刻停止件es上形成参考图5和图7描述的缓冲层12以及缓冲层12的上部结构。蚀刻停止件es可以设置成与光阻挡层bml1和bml2共面。蚀刻停止件es可以直接设置在第一衬底11的一个表面上。蚀刻停止件es可以包括与光阻挡层bml1和bml2相同的材料。蚀刻停止件es可以设置成与光阻挡层bml1和bml2分开。蚀刻停止件es可以覆盖衬底通孔th。蚀刻停止件es的宽度可以大于衬底通孔th的宽度w1(参见图8)。
[0187]
根据图9的第一衬底11_1a的厚度可以大于根据图5和图7的第一衬底11的厚度。此后，可以通过湿法蚀刻来减小整个第一衬底11_1a的厚度。
[0188]
然后，参考图10，如上所述，可以将激光ls照射到将在其中形成衬底通孔th的区域上。激光ls可以是飞秒激光。在本说明书中，飞秒激光可以表示具有200飞秒或更大且500飞秒或更小的脉冲宽度的激光。然而，本公开不限于此，并且飞秒激光可以是具有从ir激光到uv激光的短波长的光，或者可以是具有多波长的光(其包括具有各种波长的光)。
[0189]
激光ls可以从第一衬底11的另一表面11b(参见图9)照射到与蚀刻停止件es接触的一个表面。激光ls的焦点可以被不同地修改。在一个实施方式中，激光ls可以聚焦在第一衬底11的一个表面上，但是本公开不限于此。
[0190]
当将激光ls照射到将在其中形成衬底通孔th的区域上时，可以形成第一衬底11_1b。可能在第一衬底11_1b的在其上照射激光ls的区域中发生结构变形。例如，构成第一衬底11_1b的示例性玻璃的si-o键可能在相应区域中断裂。因此，蚀刻溶液对相应区域的蚀刻选择性可以高于蚀刻溶液对未在其上照射激光的区域的蚀刻选择性。
[0191]
在照射激光ls之后，第一衬底11_1b的整个表面被蚀刻。对于蚀刻，可以应用湿法蚀刻。在蚀刻操作中，作为蚀刻溶液，可以使用诸如氢氧化钾(koh)或氢氧化钠(naoh)的碱性溶液或者诸如氢氟酸(hf)的酸性溶液。可以在第一衬底11_1b的整个表面之上执行湿法蚀刻。
[0192]
由于通过蚀刻溶液从另一表面11b逐渐蚀刻第一衬底11_1b，因此可以减小第一衬底11_1b的厚度。如上所述，蚀刻溶液对在其上照射激光ls的区域的蚀刻选择性可以高于蚀刻溶液对未在其上照射激光ls的区域的蚀刻选择性。因此，作为湿法蚀刻的结果，如图11和图7中所示，可以在其上照射激光ls的区域中形成衬底通孔th。
[0193]
接下来，参考图12，利用衬底连接电极cntb填充衬底通孔th。
[0194]
衬底连接电极cntb可以包括导电材料。例如，衬底连接电极cntb可以包括选自钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的至少一种或其合金。衬底连接电极cntb可以形成为由以上描述的材料制成的单层。在一些实施方式中，衬底连接电极cntb可以形成为由以上描述的材料制成的多层。衬底连接电极cntb可以连接到蚀刻停止件es。衬底连接电极cntb可以直接连接到蚀刻停止件es。衬底连接电极cntb可以电连接到蚀刻停止件es。
[0195]
随后，参考图13，形成第一焊盘pad1、连接线cl和第二焊盘pad2。
[0196]
第一焊盘pad1、连接线cl和第二焊盘pad2可以各自设置在第一衬底11的另一表面(或后表面)上。连接线cl的一个端部分可以连接到第一焊盘pad1，并且连接线cl的另一端部分可以连接到第二焊盘pad2。第一焊盘pad1可以在其厚度方向上与衬底连接电极cntb重叠，并且可以与衬底连接电极cntb直接接触。第一焊盘pad1可以电连接到衬底连接电极cntb。连接线cl、第一焊盘pad1和第二焊盘pad2可以设置成彼此共面，并且可以包括相同的材料。然而，本公开不限于此，并且连接线cl、第一焊盘pad1和第二焊盘pad2可以包括不同的材料。连接线cl可以包括导电材料。例如，连接线cl可以包括选自钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的至少一种或其合金。连接线cl可以形成为由以上描述的材料制成的单层。在一些实施方式中，连接线cl可以形成为由以上描述的材料制成的多层。
[0197]
接下来，参考图14，通过各向异性导电膜acf将膜上芯片cof设置在第二焊盘pad2上。
[0198]
膜上芯片cof的引线le可以通过各向异性导电膜acf电连接到第二焊盘pad2。
[0199]
在下文中，将描述根据一个实施方式的显示装置的其它实施方式。在下面的实施方式中，与以上描述的实施方式的部件相同的部件通过相同的附图标记表示，并且其描述将被省略或简化。
[0200]
图15是根据另一实施方式的显示装置的剖视图。
[0201]
参考图15，根据实施方式的蚀刻停止件es_1与根据图8的蚀刻停止件es的不同之处在于蚀刻停止件es_1的一个表面esa_1包括第一部分esa1_1和第二部分esa2_1。
[0202]
更具体地，根据实施方式的蚀刻停止件es_1的一个表面esa_1可以包括第一部分esa1_1和第二部分esa2_1。第一部分esa1_1的表面粗糙度可以小于第二部分esa2_1的表面粗糙度。第一部分esa1_1可以是不与衬底连接电极cntb接触的部分，并且第二部分esa2_1可以是与衬底连接电极cntb接触的部分。蚀刻停止件es_1的一个表面(在该处，第一衬底11被暴露)可以在蚀刻操作中被蚀刻溶液部分地蚀刻，以形成第二部分esa2_1。
[0203]
由于以上已经参考图8进行了其它描述，因此将省略冗余描述。
[0204]
图16是根据又一实施方式的显示装置的剖视图。
[0205]
参考图16，该实施方式与图8的实施方式的不同之处在于，蚀刻残留物er可以在衬底通孔th中保留在蚀刻停止件es的一个表面esa上。
[0206]
更具体地，蚀刻残留物er可以在衬底通孔th中保留在蚀刻停止件es的一个表面esa上。在实施方式中，在形成衬底通孔th之后，当第一衬底残留物保留在蚀刻停止件es的一个表面esa上并且未被完全去除时，可以形成蚀刻残留物er。第一衬底残留物(即，蚀刻残留物er)可以包括与第一衬底11相同的材料。蚀刻残留物er可以与衬底通孔th中的衬底连接电极cntb直接接触。然而，由蚀刻残留物er的材料形成的结构可以不同于由第一衬底11的材料形成的结构。例如，蚀刻残留物er中的si-o键中的至少一个可以处于被破坏的状态中。
[0207]
由于以上已经参考图8进行了其它描述，因此将省略冗余描述。
[0208]
图17是根据再一实施方式的显示装置的剖视图。
[0209]
参考图17，根据实施方式的第一衬底11_2和衬底通孔th_2与根据图8的第一衬底
11和衬底通孔th的不同之处在于，第一衬底11_2包括衬底通孔th_2，并且第一衬底11_2的与衬底通孔th_2接触的侧表面11a_1的倾斜剖面形状是线性形状。
[0210]
更具体地，根据实施方式的第一衬底11_2包括衬底通孔th_2，并且第一衬底11_2的与衬底通孔th_2接触的侧表面11a_1的倾斜剖面形状可以是线性形状。例如，第一衬底11_2的侧表面11a_1的倾斜角度可以是恒定的。
[0211]
实施方式的侧表面11a_1可以在形成衬底通孔th_2时通过调节蚀刻溶液或蚀刻时间来形成。
[0212]
在一些情况下，当使用干法蚀刻来形成衬底通孔th_2时，可以形成实施方式的侧表面11a_1。
[0213]
由于以上已经参考图8进行了其它描述，因此将省略冗余描述。
[0214]
图18是根据再一实施方式的显示装置的剖视图。
[0215]
参考图18，根据实施方式的第一衬底11_3和衬底通孔th_3与根据图8的第一衬底11和衬底通孔th的不同之处在于，第一衬底11_3的衬底通孔th_3的、等于第一衬底11_3的一个表面的延伸部的长度的宽度可以与第一衬底11_3的衬底通孔th_3的、等于第一衬底11_3的另一表面11b的延伸部的长度的宽度相同。第一衬底11_3的侧表面11a_2可以基本上垂直于第一衬底11_3的另一表面11b。
[0216]
更具体地，衬底通孔th_3可以具有第三宽度w3，并且第三宽度w3可以从第一衬底11_3的一个表面的延伸部到第一衬底11_3的另一表面11b是恒定的。
[0217]
在实施方式中，使用干法蚀刻形成衬底通孔th_3。由于以上已经参考图8进行了其它描述，因此将省略冗余描述。
[0218]
图19是根据再一实施方式的显示装置的剖视图。
[0219]
参考图19，第一衬底11_4和衬底通孔th_3与根据图8的第一衬底11和衬底通孔th的不同之处在于，第一衬底11_4的衬底通孔th_4的第一宽度w1大于第二宽度w2。
[0220]
更具体地，根据实施方式的第一衬底11_4和衬底通孔th_3与根据图8的第一衬底11_4和衬底通孔th_4的不同之处在于，第一衬底11_4的侧表面11a_3的斜率可以在从第一衬底11_4的另一表面11b的延伸部和另一表面11b彼此相交的点朝向第一衬底11_4的一个表面的延伸部和第一衬底11_4的一个表面彼此相交的点的方向上逐渐减小。
[0221]
由于以上已经参考图8进行了其它描述，因此将省略冗余描述。
[0222]
图20是根据再一实施方式的显示装置的剖视图。
[0223]
参考图20，根据实施方式的第一衬底11_5和衬底通孔th_5与根据图19的第一衬底11_4和衬底通孔th_4_4的不同之处在于，由第一衬底11_5的衬底通孔th_5的侧表面11a_4形成的曲形表面各自具有在与衬底通孔th_5相反的方向上凸出的剖面形状。
[0224]
由于以上已经参考图8和图19进行了其它描述，因此将省略冗余描述。
[0225]
图21是根据再一实施方式的从上方观察的显示装置的平面图。图22是根据再一实施方式的显示装置的像素的放大平面图。图23是根据再一实施方式的从下方观察的显示装置的平面图。图24是根据图21和图23的显示装置的剖视图。
[0226]
参考图21至图24，根据实施方式的显示装置2与根据图3、图4、图6和图7的显示装置1的不同之处在于，衬底连接电极cntb设置成在显示区域da中与像素px的非发射区域nea重叠。
[0227]
更具体地，在根据实施方式的显示装置2中，衬底连接电极cntb可以设置成在显示区域da中与像素px的非发射区域nea重叠。
[0228]
衬底连接电极cntb可以设置成在其厚度方向上与外堤部45重叠。连接到衬底连接电极cntb的第一焊盘pad1可以被设置成像衬底连接电极cntb一样与非发射区域nea重叠。
[0229]
根据实施方式，由于衬底连接电极cntb仅形成在第一衬底11中，因此不会对第一衬底11的上部结构产生任何干扰。因此，当形成衬底连接电极cntb时，无论发射区域ema或非发射区域nea，可以不对形成区域进行限制。
[0230]
图25是根据再一实施方式的从下方观察的显示装置的平面图。图26是根据图25的显示装置的剖视图。
[0231]
参考图25和图26，根据实施方式的显示装置3与根据图6和图7的显示装置1的不同之处在于，显示装置3的驱动芯片ic设置成与第二焊盘pad2重叠并连接到第二焊盘pad2。
[0232]
更具体地，根据实施方式的显示装置3的驱动芯片ic可以设置成与第二焊盘pad2重叠，并且可以连接到第二焊盘pad2。根据实施方式的显示装置3与根据图6和图7的显示装置1的不同之处在于省略了根据图6和图7的芯片上芯片cof。
[0233]
根据实施方式，由于省略了膜上芯片cof(参见图6和图7)，并且驱动芯片ic直接附接到第二焊盘pad2上并连接到第二焊盘pad2，所以可以简化显示装置3的结构。
[0234]
图27是根据再一实施方式的显示装置的剖视图。
[0235]
参考图27，根据实施方式的显示装置4与根据图7的显示装置1的不同之处在于，显示装置4还包括连接到数据线dl的栅极连接电极gce以及将栅极连接电极gce和蚀刻停止件es连接的栅极连接电极cntc。
[0236]
更具体地，显示装置4还可以包括连接到数据线dl的栅极连接电极gce以及将栅极连接电极gce和蚀刻停止件es连接的栅极连接电极cntc。
[0237]
栅极连接电极gce可以设置在以上参考图7描述的第一栅极导电层上。栅极连接电极cntc可以在其厚度方向上穿过第一栅极绝缘层13和缓冲层12。
[0238]
在一些实施方式中，栅极连接电极gce也可以设置在第二栅极导电层上。在这种情况下，栅极连接电极cntc可以在厚度方向上穿过第一保护层15、第一栅极绝缘层13和缓冲层12。
[0239]
根据实施方式，由于进一步形成栅极连接电极gce和栅极连接电极cntc，因此可以降低从数据线dl到第一焊盘pad1的电流路径的总电阻。
[0240]
图28是根据再一实施方式的显示装置的剖视图。图29是图28的区域b的放大剖视图。
[0241]
参考图28和图29，根据实施方式的显示装置5与根据一个实施方式的显示装置1的不同之处在于，缓冲层12_1用作根据一个实施方式的显示装置1中的蚀刻停止件es。
[0242]
更具体地，在根据实施方式的显示装置5中，缓冲层12_1用作根据一个实施方式的显示装置1中的蚀刻停止件es。
[0243]
根据实施方式的缓冲层12_1可以包括与衬底通孔th重叠的缓冲通孔tha。以上在图7中描述的衬底连接电极cntb_1可以填充衬底通孔th和缓冲通孔tha。衬底连接电极cntb_1可以通过以上参考图27描述的栅极连接电极cntc和栅极连接电极gce以及数据连接电极cnta连接到数据线dl。在一些实施方式中，可以省略栅极连接电极cntc和栅极连接电
极gce。在这种情况下，数据连接电极cnta可以穿过第一层间绝缘层17、第一保护层15和第一栅极绝缘层13，并且数据连接电极cnta可以直接连接到衬底连接电极cntc。
[0244]
缓冲层12_1可以包括与第一衬底11的一个表面接触的一个表面12b和与缓冲层12_1的一个表面12b相对的另一表面。缓冲层12_1的另一表面可以与第一栅极绝缘层13的一个表面13a直接接触。缓冲通孔tha可以被缓冲层12_1的一个表面12b的延伸部、缓冲层12的另一表面的延伸部以及缓冲层12的侧表面12a围绕。
[0245]
缓冲层12_1的侧表面12a的平均斜率可以大于第一衬底11的侧表面11a的平均斜率。
[0246]
在缓冲通孔tha中，缓冲层12_1的一个表面12b的延伸部的宽度w4或缓冲通孔tha的上部宽度可以与缓冲层12的另一表面的延伸部的宽度w4或缓冲通孔tha的下部宽度相同。
[0247]
缓冲层12_1的一个表面12b的延伸部的宽度w4可以大于衬底通孔th的宽度w1。例如，缓冲通孔tha可以设置成在其厚度方向上与衬底通孔th重叠，并且可以设置成与第一衬底11的一个表面部分地重叠。
[0248]
根据本公开的实施方式，当形成衬底通孔th时，同时执行激光照射和蚀刻，从而确保衬底通孔th的加工质量、加工速度和高纵横比(衬底通孔th的厚度与宽度比)。
[0249]
此外，缓冲层12_1用作蚀刻停止件，从而防止蚀刻溶液在形成衬底通孔th时扩散到第一衬底的一个表面中。因此，可以防止由于蚀刻溶液而对第一衬底上的电极进行腐蚀和/或蚀刻。
[0250]
此外，使用在第一衬底上的现有缓冲层12_1作为蚀刻停止件而不需任何改变，从而简化了制造工艺而不添加单独的构件和/或部件。
[0251]
此外，由于衬底连接电极cntb设置在显示区域da中，所以连接到衬底连接电极cntb的膜上芯片cof可以形成在显示装置5的第一衬底11的另一表面上，并且可以设置在显示区域da中。因此，可以通过膜上芯片cof和扇出线的布置来减小死区。
[0252]
图30至图33是根据另一实施方式的制造显示装置的方法的工艺操作的剖视图。
[0253]
首先，参考图30，使用缓冲层12作为蚀刻停止件形成衬底通孔th。由于以上已经参考图10和图11描述了衬底通孔th的形成，因此将省略冗余描述。
[0254]
随后，参考图31，形成缓冲通孔tha。可以使用干法蚀刻来形成缓冲通孔tha。由于通过干法蚀刻形成缓冲通孔tha并且通过湿法蚀刻形成衬底通孔th，因此缓冲层12_1的侧表面12a的平均斜率可以大于第一衬底11的侧表面11a的平均斜率。
[0255]
在过蚀刻的情况下，如图31中所示，第一衬底11的一个表面可以被缓冲层12_1部分地暴露。例如，缓冲通孔tha可以设置成在其厚度方向上与衬底通孔th重叠，并且可以设置成与第一衬底11的一个表面部分地重叠。
[0256]
接下来，参考图32，利用衬底连接电极cntb_1填充衬底通孔th和缓冲通孔tha。衬底连接电极cntb_1可以通过以上参考图27描述的栅极连接电极cntc和栅极连接电极gce以及数据连接电极cnta连接到数据线dl。
[0257]
随后，参考图33，形成第一焊盘pad1、连接线cl和第二焊盘pad2。
[0258]
第一焊盘pad1、连接线cl和第二焊盘pad2可以各自设置在第一衬底11的另一表面(或后表面)上。连接线cl的一个端部分可以连接到第一焊盘pad1，并且连接线cl的另一端
部分可以连接到第二焊盘pad2。第一焊盘pad1可以设置成在其厚度方向上与衬底连接电极cntb_1重叠，并且可以与衬底连接电极cntb_1直接接触。第一焊盘pad1可以电连接到衬底连接电极cntb_1。连接线cl、第一焊盘pad1和第二焊盘pad2可以设置成彼此共面，并且可以包括相同的材料。然而，本公开不限于此，并且连接线cl、第一焊盘pad1和第二焊盘pad2可以包括不同的材料。连接线cl可以包括导电材料。例如，连接线cl可以包括选自钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的至少一种或其合金。连接线cl可以形成为由以上描述的材料制成的单层。在一些实施方式中，连接线cl可以形成为由以上描述的材料制成的多层。
[0259]
接下来，通过各向异性导电膜acf将膜上芯片cof设置在第二焊盘pad2上。膜上芯片cof的引线le可以通过各向异性导电膜acf电连接到第二焊盘pad2。
[0260]
图34是根据再一实施方式的显示装置的剖视图。
[0261]
参考图34，根据实施方式的缓冲层12_2和缓冲通孔tha_1与根据图29的缓冲层12和缓冲通孔tha的不同之处在于，在缓冲层12_2的缓冲通孔tha_1中，缓冲通孔tha_1的宽度在从缓冲层12_2的一个表面12b的延伸部朝向缓冲层12_2的另一表面的延伸部的方向上逐渐减小。
[0262]
更具体地，在根据实施方式的缓冲层12_2的缓冲通孔tha_1中，缓冲通孔tha_1的宽度可以在从缓冲层12_2的一个表面12b的延伸部朝向缓冲层12_2的另一表面的延伸部的方向上逐渐减小。
[0263]
根据实施方式，缓冲层12_2的与缓冲通孔tha_1接触的侧表面12a_1的倾斜剖面形状可以是相对于第三方向dr3倾斜的线性形状。例如，缓冲层12_2的侧表面12a_1的倾斜角度可以是恒定的。
[0264]
图35是根据再一实施方式的显示装置的剖视图。
[0265]
参考图35，实施方式与图29的实施方式的不同之处在于，蚀刻残留物er可以保留在第一栅极绝缘层13的一个表面13a上。
[0266]
更具体地，蚀刻残留物er可以在缓冲通孔tha中保留在第一栅极绝缘层13的一个表面13a上。
[0267]
在实施方式中，在形成缓冲通孔tha之后，当缓冲层残留物保留在第一栅极绝缘层13的一个表面13a上并且没有完全去除时，可以形成蚀刻残留物er。缓冲层残留物(即，蚀刻残留物er)可以包括与缓冲层12_1相同的材料。蚀刻残留物er可以在缓冲通孔tha中与衬底连接电极cntb直接接触。
[0268]
图36是根据再一实施方式的显示装置的剖视图。
[0269]
参考图36，根据实施方式的第一栅极绝缘层13_1与根据图29的第一栅极绝缘层13的不同之处在于，第一栅极绝缘层13_1的一个表面13a_1包括第一部分13a1_1和第二部分13a2_1。
[0270]
更具体地，根据实施方式的第一栅极绝缘层13_1的一个表面13a_1可以包括第一部分13a1_1和第二部分13a2_1。第一部分13a1_1的表面粗糙度可以小于第二部分13a2_1的表面粗糙度。第一部分13a1_1可以是不与衬底连接电极cntb接触的部分，并且第二部分13a2_1可以是与衬底连接电极cntb接触的部分。在第一栅极绝缘层13_1的暴露缓冲层12_1的一个表面可以在蚀刻操作中被干法蚀刻溶液部分地蚀刻以形成第二部分13a2_1。
[0271]
由于以上已经参考图29进行了其它描述，因此将省略冗余描述。
[0272]
图37是根据再一实施方式的显示装置的平面图。
[0273]
参考图37，根据实施方式的显示装置6与根据一个实施方式的显示装置1的不同之处在于，应用了拼接型显示装置，并且显示装置6包括多个显示装置1。
[0274]
由于包括在显示装置6中的多个显示装置1已经在上面进行了描述，因此将省略对其的详细描述。
[0275]
可以通过将显示装置1的长侧或短侧彼此连接来设置显示装置1。一些显示装置1可以形成显示装置6的一侧，一些显示装置1可以定位在显示装置6的边缘处以构成显示装置6的两个相邻侧，并且一些显示装置1可以定位在显示装置6内部以具有被其它显示装置1围绕的结构。多个显示装置1可以根据其位置具有不同的边框形状，并且也可以具有相同的边框形状。
[0276]
在详细描述的最后，本领域的技术人员将理解，在本质上不背离本发明的原理的情况下，可以对优选实施方式进行许多变化和修改。因此，所公开的本发明的优选实施方式仅以概述性和描述性的含义使用，而不是出于限制的目的。
技术特征：1.显示装置，包括：基础衬底，在所述基础衬底中限定显示区域和定位在所述显示区域周围的非显示区域，并且所述基础衬底包括在其厚度方向上穿过所述基础衬底的衬底连接电极；蚀刻停止件，设置在所述基础衬底的一个表面上并且配置成覆盖所述衬底连接电极；以及第一焊盘，设置在所述基础衬底的与所述基础衬底的所述一个表面相对的另一表面上，并且设置成与所述衬底通孔重叠，其中：所述衬底连接电极设置在所述显示区域中，并且连接到所述蚀刻停止件和所述第一焊盘；以及所述蚀刻停止件通过所述衬底连接电极电连接到所述第一焊盘，并且包括导电材料。2.根据权利要求1所述的显示装置，还包括：缓冲层，设置在所述蚀刻停止件上；有源材料层，设置在所述缓冲层上；以及光阻挡层，设置成与所述有源材料层重叠，其中，所述光阻挡层设置成与所述蚀刻停止件共面，并且与所述蚀刻停止件间隔开。3.根据权利要求2所述的显示装置，还包括：第一栅极绝缘层，设置在所述有源材料层上；数据线，设置在所述第一栅极绝缘层上，其中，所述数据线通过数据连接电极连接到所述蚀刻停止件，所述数据连接电极在其厚度方向上穿过所述第一栅极绝缘层和所述缓冲层；以及连接线，设置在所述基础衬底的所述另一表面上，其中，所述连接线连接到所述第一焊盘。4.根据权利要求3所述的显示装置，还包括：膜上芯片，设置在所述基础衬底的所述另一表面上，并且在所述膜上芯片上安装驱动芯片；以及第二焊盘，设置在所述基础衬底的所述另一表面上，其中：所述第二焊盘连接到所述连接线；以及所述膜上芯片连接到所述第二焊盘。5.根据权利要求3所述的显示装置，还包括：驱动芯片，设置在所述基础衬底的所述另一表面上；以及第二焊盘，设置在所述基础衬底的所述另一表面上，其中：所述第二焊盘连接到所述连接线；以及所述驱动芯片设置成与所述第二焊盘重叠，并且连接到所述第二焊盘。6.根据权利要求3所述的显示装置，其中：所述基础衬底的所述一个表面与所述蚀刻停止件接触；以及所述衬底连接电极被所述基础衬底的所述另一表面的延伸部、所述基础衬底的所述一
个表面的延伸部以及所述基础衬底的侧表面围绕。7.根据权利要求6所述的显示装置，其中，所述衬底连接电极的宽度在从所述基础衬底的所述另一表面的所述延伸部朝向所述基础衬底的所述一个表面的所述延伸部的方向上减小。8.根据权利要求7所述的显示装置，其中，所述衬底连接电极的与所述基础衬底的所述侧表面接触的侧表面的斜率在从所述基础衬底的所述另一表面的所述延伸部朝向所述基础衬底的所述一个表面的所述延伸部的方向上逐渐增加。9.根据权利要求6所述的显示装置，其中，所述衬底连接电极的宽度从所述基础衬底的所述另一表面的所述延伸部到所述基础衬底的所述一个表面的所述延伸部是恒定的。10.根据权利要求6所述的显示装置，其中，所述缓冲层的与所述衬底连接电极接触的一个表面的粗糙度高于所述缓冲层的不与所述衬底连接电极接触的一个表面的粗糙度。11.根据权利要求6所述的显示装置，其中：在所述缓冲层的与所述衬底连接电极接触的一个表面上还设置有蚀刻残留物；以及所述蚀刻残留物包括与所述基础衬底相同的材料。12.根据权利要求3所述的显示装置，其中：所述显示区域包括多个像素；所述多个像素中的每个包括发射区域和定位在所述发射区域周围的非发射区域；设置在所述数据线上的外堤部设置在所述非发射区域中；发光元件设置在所述发射区域中；以及所述发射区域在平面图中被所述外堤部围绕。13.根据权利要求12所述的显示装置，其中，所述衬底连接电极设置成与所述发射区域重叠。14.根据权利要求12所述的显示装置，其中，所述衬底连接电极设置成与所述非发射区域的所述外堤部重叠。15.根据权利要求2所述的显示装置，还包括：第一栅极绝缘层，设置在所述有源材料层上；栅极连接电极，设置在所述第一栅极绝缘层上；第一保护层，设置在所述栅极连接电极上；以及数据线，设置在所述第一保护层上，其中：所述数据线通过穿过所述第一保护层的数据连接电极连接到所述栅极连接电极；以及所述栅极连接电极通过穿过所述第一栅极绝缘层和所述缓冲层的栅极连接电极连接到所述蚀刻停止件。16.显示装置，包括：基础衬底，在所述基础衬底中限定显示区域和定位在所述显示区域周围的非显示区域，并且所述基础衬底包括在其厚度方向上穿过所述基础衬底的衬底通孔；缓冲层，所述缓冲层是设置在所述基础衬底的一个表面上的缓冲层，并且包括设置成与所述衬底通孔重叠并且在其厚度方向上穿过所述缓冲层的缓冲通孔；数据线，设置在所述缓冲层上；
衬底连接电极，配置成填充所述衬底通孔和所述缓冲通孔，其中所述衬底连接电极设置在所述显示区域中并且连接到所述数据线；以及第一焊盘，设置在所述基础衬底的与所述基础衬底的所述一个表面相对的另一表面上，并且设置成与所述衬底通孔重叠，其中，所述第一焊盘连接到所述衬底通孔。17.根据权利要求16所述的显示装置，其中：所述基础衬底的所述一个表面与所述缓冲层接触；所述衬底通孔被所述基础衬底的所述另一表面的延伸部、所述基础衬底的一个表面的延伸部以及所述基础衬底的侧表面围绕；所述缓冲层包括与所述基础衬底的所述一个表面接触的一个表面和与所述缓冲层的所述一个表面相对的另一表面；所述缓冲通孔被所述缓冲层的所述一个表面的延伸部、所述缓冲层的所述另一表面上的延伸部以及所述缓冲层的侧表面围绕；以及所述缓冲层的所述侧表面的平均斜率大于所述基础衬底的所述侧表面的平均斜率。18.根据权利要求17所述的显示装置，还包括直接设置在所述缓冲层的所述另一表面上的第一栅极绝缘层，其中，所述第一栅极绝缘层的与所述衬底连接电极接触的一个表面的粗糙度高于所述第一栅极绝缘层的不与所述衬底连接电极接触的一个表面的粗糙度。19.根据权利要求17所述的显示装置，还包括直接设置在所述缓冲层的所述另一表面上的第一栅极绝缘层，其中，在所述第一栅极绝缘层的与所述衬底连接电极接触的一个表面上还设置有蚀刻残留物，并且所述蚀刻残留物包括与所述缓冲层的材料相同的材料。20.根据权利要求17所述的显示装置，其中，所述缓冲通孔设置成在其厚度方向上与所述基础衬底的一个表面部分地重叠。
技术总结显示装置包括：基础衬底，其为在其中限定有显示区域和定位在显示区域周围的非显示区域的基础衬底，并且包括在厚度方向上穿过基础衬底的衬底连接电极；蚀刻停止件，设置在基础衬底的一个表面上并覆盖衬底连接电极；以及第一焊盘，设置在基础衬底的与基础衬底的一个表面相对的另一表面上，并且设置成与衬底通孔重叠，其中，衬底连接电极设置在显示区域中，衬底连接电极连接到蚀刻停止件和第一焊盘，蚀刻停止件通过衬底连接电极电连接到第一焊盘，并且蚀刻停止件包括导电材料。蚀刻停止件包括导电材料。蚀刻停止件包括导电材料。
技术研发人员：卢正训 安以埈
受保护的技术使用者：三星显示有限公司
技术研发日：2020.06.25
技术公布日：2022/11/1
