1.本技术的实施例涉及用于形成半导体器件的方法，以及用于形成半导体器件的装置。
背景技术：2.随着集成电路规模的不断缩小和对集成电路速度的要求越来越高，晶体管需要具有越来越小的尺寸和更高的驱动电流。因此开发了鳍式场效应晶体管(finfet)。finfet包括在衬底之上的垂直半导体鳍。半导体鳍用于形成源极区域和漏极区域，以及在源极区域与漏极区域之间形成沟道区域。形成浅沟槽隔离(sti)区域以限定半导体鳍。finfet还包括栅极堆叠件，其形成在半导体鳍的侧壁和顶表面上。
3.在sti区域的形成和finfet的形成中，首先形成sti区域，例如，使用可流动的氧化物，然后在含氧环境中使用紫外线(uv)固化或热氧化进行后处理。然后对相应的晶圆进行退火。
技术实现要素：4.根据本技术的一个实施例，提供了一种用于形成半导体器件的方法，包括：确定用于蚀刻在晶圆中的多个电介质区域的目标蚀刻深度，其中晶圆包括多个突出的半导体鳍，以及在多个突出的半导体鳍之间的多个电介质区域；蚀刻多个电介质区域；将光束投射到晶圆上；从自晶圆反射的反射光生成光谱；基于光谱确定用于蚀刻的终止点，其中终止点为预期时间点，以及将多个电介质区域蚀刻至目标蚀刻深度；以及在终止点停止蚀刻多个电介质区域。
5.根据本技术的另一个实施例，提供了一种用于形成半导体器件的方法，包括：形成从体衬底突出的多个半导体鳍；沉积第一电介质层，第一电介质层与半导体鳍共形；将第二电介质层沉积到半导体鳍之间的沟槽中；回蚀刻第二电介质层，使得第二电介质层的顶表面低于半导体鳍的顶端；在已被回蚀刻的第二电介质层上方沉积高k电介质层；在蚀刻机中蚀刻高k电介质层；在刻蚀高k电介质层期间，从高k电介质层收集反射光谱；基于收集的反射光谱确定高k电介质层的蚀刻深度；以及响应于蚀刻深度达到目标蚀刻深度，停止蚀刻高k电介质层。
6.根据本技术的又一个实施例，提供了一种用于形成半导体器件的装置，包括：蚀刻机；光源，光源光学耦合到蚀刻机；光投射器件，光投射器件配置为将由光源生成的光束投射到蚀刻机中；光谱仪，光谱仪配置为接收来自蚀刻机内部的反射光，并从反射光生成光谱；数据库，数据库配置为存储光谱；以及控制单元，控制单元信号耦合到蚀刻机、光源、光谱仪和数据库。
7.根据本技术的其他实施例，还涉及蚀刻工艺中的终止点控制。
附图说明
8.当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
9.图1-图5、图6a、图6b、图7a、图7b、图8a、图8b、图9、图10a、图10b和图10c示出了根据一些实施例的电介质鳍、半导体鳍和外延区域形成的中间阶段的透视图和截面图。
10.图5a示出了对应于图5的真实结构的截面图，其中根据一些实施例，真实结构形成在硅衬底上。
11.图11示出了根据一些实施例的用于蚀刻电介质鳍和实时检测终止点的装置。
12.图12a、图12b和图12c示意性地示出了根据一些实施例的在电介质鳍的蚀刻中的终止点的检测。
13.图13示出了根据一些实施例的来自蚀刻的电介质鳍的反射光谱。
14.图14示出了根据一些实施例的来自蚀刻的电介质鳍的光谱。
15.图15示出了根据一些实施例的作为蚀刻时间的函数的蚀刻的电介质鳍的深度。
16.图16示出了根据一些实施例的多个样本的确定的终止点。
17.图17示出了根据一些实施例的多个样本电介质鳍的计算的蚀刻深度和实际的蚀刻深度的比较。
18.图18示出了使用预设的蚀刻配方以确定终止点的多个样本被蚀刻的蚀刻深度的标准差。
19.图19示出了根据一些实施例，使用光谱以确定终止点的多个样本被蚀刻的深度的标准差。
20.图20示出了根据一些实施例的用于形成鳍式场效应晶体管(finfet)的工艺流程。
21.图21示出了根据一些实施例的用于在形成finfet时执行蚀刻工艺和确定终止点的工艺流程。
具体实施方式
22.以下公开提供了许多用于实现本发明的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的个实施例和/或配置之间的关系。
23.此外，为了便于描述，本文中可以使用诸如“位于
……
之下”、“低于”、“低”、“置于
……
上面”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
24.提供了包括电介质鳍的鳍场效应晶体管(finfet)和相应的形成工艺。提供电介质
鳍的蚀刻的终止点检测。根据本公开的一些实施例，形成半导体鳍，并且在半导体鳍之间形成电介质鳍以控制对应的finfet的外延源极/漏极区域的轮廓。电介质鳍的高度影响外延源极/漏极区域的轮廓。因此，通过控制电介质鳍的蚀刻中的终止点来控制电介质鳍的高度。根据一些实施例，通过将光束投射到相应晶圆上、从反射的光束生成光谱、以及从光谱确定终止点来确定终止点。应当理解，虽然作为示例讨论了电介质鳍的蚀刻中的终止点确定，但是本公开的实施例也可以用于其他部件的蚀刻中的终止点确定，包括但不限于，半导体区域、金属区域等。此外，本发明实施例还可用于电介质区域、半导体区域、金属区域等的选择性生长中的终止点确定。本文讨论的实施例是为了提供实例以能够制造或使用本公开的主题，并且本领域普通技术人员将容易理解在保持在不同实施例的预期范围内的同时可以进行的修改。在各个视图和示例性实施例中，相同的附图标记用于表示相同的元件。尽管可以将方法实施例讨论为以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。
25.图1-图5、图6a、图6b、图7a、图7b、图8a、图8b、图9、图10a、图10b和图10c示出了根据本公开的一些实施例的形成包括电介质鳍的finfet的中间阶段的截面图。对应的工艺也示意性地反映在工艺流程200中，如图20所示。
26.参考图1，提供了衬底20。衬底20可以是半导体衬底，诸如体半导体衬底、绝缘体上半导体(soi)衬底等，其可以被掺杂(例如，用p型或n型掺杂剂)或未掺杂。半导体衬底20可以是晶圆10的部分，诸如硅晶圆。通常，soi衬底是半导体材料的层形成在绝缘层上。绝缘层可以是例如，掩埋氧化物(box)层、氧化硅层等。绝缘层设置在衬底上，通常是硅或玻璃衬底。也可以使用其他衬底，诸如多层或梯度衬底。在一些实施例中，半导体衬底20的半导体材料可以包括硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括sige、gaasp、alinas、algaas、gainas、gainp、和/或gainasp；或其组合。
27.参考图2，衬底20被蚀刻以形成沟槽24。相应的工艺在图20中所示的工艺流程200中被示出为工艺202。在相邻沟槽24之间的衬底20的部分被称为半导体带26。为了形成沟槽24，在半导体衬底20上形成衬垫氧化物层28和硬掩模层30，然后图案化。衬垫氧化层28可以是由氧化硅形成的薄膜。根据本公开的一些实施例，衬垫氧化物层28在热氧化工艺中形成，其中半导体衬底20的顶表面层被氧化。
28.根据本公开的一些实施例，硬掩模层30由氮化硅形成，例如，使用低压化学气相沉积(lpcvd)、等离子体增强化学气相沉积(pecvd)、原子层沉积(ald)等。在硬掩模层30上形成光刻胶(未示出)，然后图案化。然后使用图案化的光刻胶作为蚀刻掩模图案化硬掩模层30以形成如图2中所示的硬掩模30。接下来，图案化的硬掩模层30用作蚀刻掩模以蚀刻衬垫氧化物层28和衬底20，形成沟槽24。
29.参考图3，沉积电介质层32。相应的工艺在图20中所示的工艺流程200中被示出为工艺204。根据本公开的一些实施例，使用诸如ald、化学气相沉积(cvd)等共形沉积工艺形成电介质层32。因此，电介质层32的水平部分的厚度t1和垂直部分的厚度t2彼此相等或基本相等，例如具有小于约10％的变化。电介质层32的材料可以选自氧化硅、氮化硅、氮氧化硅、氮碳氧化硅、氧化铪、氧化锆、氧化铝等。电介质层32的厚度t2(和t1)可以大于约5nm，并且可以在约5nm和约25nm之间的范围内。此外，厚度t2(和t1)可以与半导体带26的宽度w1相
当，例如，t1/w1的比值在约0.3和约3之间的范围内。
30.参考图4，形成电介质区域34。形成工艺包括沉积和平坦化电介质层，以及回蚀刻平坦化的电介质层。相应的工艺在图20所示的工艺流程200中被示为工艺206。根据一些实施例，(用于形成电介质区域34的电介质层)电介质区域34可以使用可流动化学气相沉积(fcvd)、旋涂涂层等来沉积。根据替代实施例，可以使用原子层沉积(ald)、高密度等离子体化学气相沉积(hdpcvd)、cvd、等离子体增强化学气相沉积(pecvd)等。根据一些实施例，电介质区域34由氮化硅形成或包括氮化硅，并且可以使用ald、cvd等来沉积。当使用fcvd时，可以使用含硅和氮的前体(例如，三甲硅烷基胺(tsa)或二甲硅烷基胺(dsa))，因此得到的电介质材料是可流动的。执行退火/固化工艺，将可流动电介质材料转化为固体电介质材料。
31.在随后的工艺中，可以执行诸如化学机械抛光(cmp)工艺或机械研磨工艺的平坦化工艺以平坦化电介质区域34的顶表面。然后执行回蚀刻工艺以回蚀刻电介质区域34至期望高度。因此，电介质区域34是凹进的。
32.进一步参考图4，电介质层36沉积在电介质层32和电介质区域34上方。相应的工艺在图20中所示的工艺流程200中被示出为工艺208。电介质层36使用具有良好间隙填充能力的工艺形成。根据本公开的一些实施例，电介质层36通过高密度等离子体化学气相沉积(hdpcvd)、pecvd、ald、cvd等形成。电介质层36的材料与电介质层32的材料不同，并且可以选自与电介质层32相同(或不同)的候选材料组，候选材料包括但不限于氧化硅、氮化硅、氮氧化硅、氮碳氧化硅等。电介质层36也可以由诸如氧化铪、氧化锆、氧化铝、氮化铝、氮化钛等的高k电介质材料形成。因此，电介质层36可以是替代的被称为高k电介质层36。此外，电介质层36中的元素可以与电介质层32中的元素不同，使得在随后的用于检测用于回蚀刻电介质层的终止点的工艺中，从电介质层36反射的光束的光谱不受从电介质层32反射的光束的光谱的显着影响。根据一些实施例，电介质层36完全填充电介质层32的相邻突出部分之间的间隙。
33.然后可以执行诸如cmp工艺或机械研磨工艺的平坦化工艺以平坦化电介质层36的顶表面。接下来，如图5中所示，回蚀刻电介质层36，并且电介质层36的剩余的部分被称为电介质区域36'。如将在随后的段落中讨论的，电介质区域36'的蚀刻深度d1影响轮廓，诸如随后形成的外延源极/漏极的体积和形状，并且影响得到的finfet的性能。因此，在回蚀刻工艺中，深度d1被控制为具有期望值。因此根据一些实施例提供终止点确定工艺以确定深度d1。例如，如图5中简要地示出，光束79投射在晶圆10的表面上。反射光79'被收集以生成光谱，用于确定深度d1，并确定蚀刻的终止点是否达到。终止点确定工艺的细节将在随后的段落中讨论。蚀刻工艺在图20中所示的工艺流程200中被示为工艺(流程)300。工艺流程300的细节在图21中示出。
34.图5a示出了从形成在硅晶圆上的真实样本结构获得的结构。示出了电介质区域34、电介质区域36'、电介质层32、半导体带26。如参考图5所讨论的蚀刻后的电介质区域36'的凹进的表面使用虚线来示出。
35.可以使用干法蚀刻工艺来执行电介质区域36'的蚀刻，其中可以使用诸如bcl3、cl2、cf4、ch4、chf3、o2、bcl3、cl2等的蚀刻气体，这取决于电介质区域36'的材料。在蚀刻工艺中，可能会生成等离子体。也可以包括氩气。
36.图6a和图6b示出了电介质层32的凹进。相应的工艺在图20中所示的工艺流程200中被示出为工艺212。可以使用各向同性蚀刻工艺(诸如湿法蚀刻工艺或干法蚀刻工艺)或各向异性蚀刻工艺(诸如干法蚀刻工艺)执行凹进。选择蚀刻化学品(蚀刻溶液或蚀刻气体)，使得蚀刻电介质层32，而不蚀刻电介质区域34和36'。
37.由于电介质层32的凹进，电介质区域36'的一些部分突出高于剩余的电介质层32的顶表面，以形成电介质鳍38。此外，半导体带26具有一些顶部部分突出高于剩余的电介质层32的顶表面，以形成突出的半导体鳍40。在整个描述中，电介质层32、电介质区域34和电介质区域36'的低于突出的半导体鳍40的部分被称为浅沟槽隔离(sti)区域42。电介质区域34和上覆电介质区域36'之间的界面可以高于电介质层32的顶表面、与电介质层32的顶表面齐平或低于电介质层32的顶表面。因此，根据一些实施例，电介质鳍38包括电介质区域34的一些顶部部分，如图6a和图6b中所示。根据替代实施例，电介质区域36'可以具有一些底部部分作为sti区域42的部分。
38.图6b示出了图6a中的截面6b-6b，其中截面是在垂直平面中获得的。在截面中，电介质层32具有位于电介质区域34和电介质区域36'之下的底部部分，以及在底部部分上方并连接到底部部分的相对端部的侧壁部分。突出的半导体鳍片40和突出的电介质鳍38通过间隙44彼此分开，间隙44由凹进的电介质层32留下。根据本公开的一些实施例，突出的半导体鳍40的高度h1可以在约35nm和约80nm之间的范围内，同时可以采用不同的高度。
39.参考图7a，伪栅极堆叠件52形成为在突出的半导体鳍40和突出的电介质鳍38的顶表面和侧壁上延伸。相应的工艺在图20中所示的工艺流程200中被示出为工艺214。伪栅极堆叠件52可以包括伪栅极电介质46和在伪栅极电介质46上方的伪栅极电极48。伪栅极电介质46可以由氧化硅形成或包括氧化硅，并且伪栅极电极48可以可以由非晶硅或多晶硅形成或包括非晶硅或多晶硅，同时也可以使用其他适用的材料。伪栅极堆叠件52的每个还可以包括在伪栅极电极48上方的一个(或多个)硬掩模层50。硬掩模层50可以由氮化硅、氧化硅、碳氮化硅、碳氮氧化硅或其多层形成。伪栅极堆叠件52可以跨越多个突出的半导体鳍40和一个或多个突出的电介质鳍38。伪栅极堆叠件52还具有纵向方向，其纵向方向垂直于突出的半导体鳍40和突出的电介质鳍38的纵向方向。
40.伪栅极堆叠件52的形成可以包括沉积共形栅极电介质层、沉积伪栅极电极层以完全填充沟槽44(图6b)、平坦化伪栅极电极层的顶表面、在平坦化的伪栅极电极层上沉积硬掩模层，以及图案化沉积的层。
41.在形成伪栅极堆叠件52之后，电介质间隔件层60被沉积为共形层。相应的工艺在图20中所示的工艺流程200中被示出为工艺216。根据一些实施例，电介质间隔件层60由电介质材料形成或包括电介质材料，该电介质材料可以包括氧化硅、氮化硅、氮氧化硅、氮碳氧化硅物等、其组合、和/或其复合层。
42.图7b示出了图7a中的截面7b-7b，其中截面是在垂直平面中获得的。如图7b中所示，间隔件层60可以延伸到间隙44中，间隙44在突出的半导体鳍40与其对应的相邻的突出的电介质鳍38之间。
43.图8a和图8b分别示出了在电介质间隔件层60的蚀刻中的透视图和截面图。蚀刻通过一个或多个各向异性蚀刻工艺来执行，这取决于结构、子层和电介质间隔件层60的材料。由于蚀刻，在伪栅极堆叠件52、突出的半导体鳍40和突出的电介质鳍38的顶部上的电介质
间隔件层60的顶部部分被去除。栅极间隔件62因而形成在伪栅极堆叠件52的侧壁上，鳍间隔件64形成在突出的半导体鳍40的侧壁上，以及鳍间隔件64'形成在在突出的电介质鳍38的侧壁上。相应的工艺在图20中所示的工艺流程200中被示出为工艺218。与sti区域42的顶表面接触的间隔件层60的水平部分可以被完全去除，或者可以被减薄，但仍然具有剩余的薄的部分。
44.然后执行蚀刻工艺以蚀刻未被伪栅极堆叠件52和栅极间隔件62(图8a)覆盖的突出的半导体鳍40的部分，从而产生如图9所示的凹槽。相应的工艺在图20中所示的工艺流程200中被示出为工艺220。图9示出了与图8b的截面相同的截面。在图9中，虚线用于表示被伪栅极堆叠件52和栅极间隔件62保护的突出的半导体鳍40的部分。突出的半导体鳍40不在示出的平面内，因此显示为虚线。
45.凹进可以是各向异性的，因此位于伪栅极堆叠件52和栅间隔件62正之下的突出的半导体鳍40的部分被保护免于被蚀刻。凹进的半导体鳍40(或半导体带26)的顶面可以高于sti区域的顶表面42、与sti区域的顶表面42齐平或低于sti区域的顶表面42。例如，虚线66a和虚线66b以及实心顶面66c示出了可能的剩余的突出的半导体鳍40(或半导体带26)的顶表面66的位置。根据本公开的一些实施例，突出的鳍40的凹进是通过干法蚀刻工艺来执行的。干法蚀刻工艺可以使用诸如c2f6、cf4、so2、hf和臭氧的混合物(然后是稀释的hf)、hbr、cl2和o2的混合物、hbr、cl2、o2和cf2的混合物等的工艺气体来执行。蚀刻可以是各向异性的。
46.在凹进工艺中，栅极间隔件62、鳍间隔件64和鳍间隔件64'也被凹进。根据一些实施例，鳍间隔件64'被完全地去除或基本上完全地去除，因为鳍间隔件64'具有比鳍间隔件64和栅极间隔件62小的高度。根据替代实施例，还可能有鳍间隔件64'的小部分的剩余。大部分的栅极间隔件60(图8a)在凹进工艺之后保留。突出的半导体鳍40上的鳍间隔件64仍然有一些部分剩余。剩余的鳍间隔件64的高度h2与突出的鳍38的高度h4有关，高度h4越大，剩余的鳍间隔件64的高度h2就越大，反之亦然。此外，高度h2越大，突出的半导体鳍40凹进得越少，并且顶表面66将越高，反之亦然。整个电介质区域层/区域32/34/36'的高度表示为高度h3。
47.接下来，通过在凹槽中选择性地生长(通过外延)半导体材料来形成外延区域(源极/漏极区域)68，从而产生图10a、图10b或图10c中的结构。相应的工艺在图20中所示的工艺流程200中被示出为工艺222。取决于得到的finfet是p型finfet还是n型finfet，p型或n型杂质可以随着外延的进行而原位掺杂。例如，当得到的finfet是p型finfet时，可以生长硅锗硼(sigeb)、硅硼(sib)等。相反，当得到的finfet是n型finfet时，可以生长硅磷(sip)、硅碳磷(sicp)等。在外延工艺中，突出的电介质鳍38用于限制外延源极/漏极区域68的横向生长，并且防止相邻的源极/漏极区域68相互合并。
48.图10a、图10b和图10c示出了外延区域68的三种可能的轮廓。应当理解，这些图中的外延区域68的轮廓是示意性地示出的，并且实际的轮廓可能不同。例如，p型和n型外延区域68可以具有不同的形状。图10a中突出的电介质鳍38的高度h4a大于图10b中突出的电介质鳍38的高度h4b，图10b中突出的电介质鳍38的高度h4b进一步大于图10c中突出的电介质鳍38的高度h4c。类似地，图10a中的鳍间隔件64的高度h2a大于图10b中的鳍间隔件64的高度h2b，图10b中的鳍间隔件64的高度h2b进一步大于图10c中的鳍间隔件64的高度h2c。图10a中得到的外延区域68的体积因此小于图10b中得到的外延区域68的体积，图10b中得到
的外延区域68的体积进一步小于图10c中得到的外延区域68的体积。
49.应当理解，外延区域68的体积不能太小或太大。当外延区域68太小时，得到的finfet的速度由于电子或空穴数量的减少而降低。当外延区域68太大时，在随后的平坦化工艺中，外延区域68的一些顶部部分可能在抛光工艺中被去除，再次降低得到的finfet的性能。此外，图10a、图10b和图10c中的外延区域68的顶表面的形状可以彼此不同。
50.一些样本结果是从样本晶圆获得的，并且在本文中被讨论以证明突出的电介质鳍38与得到的外延区域的轮廓之间的关系。例如，在图10a、图10b和图10c中，h1是突出的鳍40的高度，h2是鳍间隔件64的高度，h3是包括电介质区域/层32/34/36'的混合鳍的高度，h4是突出的鳍38的高度。h5是外延区域68的高度，从外延区域68的顶部到对应的鳍间隔件64的底部测量。w2是外延区域68的最大宽度。
51.根据一些实施例，图10c中的比率h2/h1在约0.13和约0.144之间的范围内。图10b中的比率h2/h1在约0.144和约0.156之间的范围内。图10a中的比率h2/h1在约0.156和约0.17之间的范围内。因此，从图10a到图10b，再到图10c，比率h2/h1变得越来越小。图10c中的比率h3/h1在约1.6和约1.75之间的范围内。图10b中的比率h3/h1在约1.75和约1.85之间的范围内。图10a中的比率h3/h1在约1.85和约2之间的范围内。
52.由于比率h2/h1越来越小，图10a、图10b和图10c中的外延区域68的宽度w2和高度h5都越来越大，从而导致体积越来越大。例如，当外延区域68是n型区域时，图10a、图10b和图10c中的宽度w2分别为35.27nm、36.56nm和37.5nm。图10a、图10b和图10c中的高度h5分别为50.24nm、51.38nm和53.4nm。当外延区域68是p型区域时，图10a、图10b和图10c中的宽度w2分别为33.5nm、35.1nm和37.2nm。图10a、图10b和图10c中的高度h5分别为35.8nm、40.8nm和4.7nm。
53.在随后的工艺中，可以在外延区域68的顶部上和周围的伪栅极堆叠件52和栅极间隔件62上形成接触蚀刻停止层(cesl,未示出)和层间电介质(ild,未示出)。接下来，如图8a中所示的伪栅极堆叠件52被替换栅极堆叠件替换。栅极接触插塞、源极/漏极硅化物区域和源极/漏极接触插塞也被形成以完成finfet70的形成，其中图10a、图10b和图10c中所示的finfet 70的源极/漏极区域是外延区域68。
54.如上所述，如图5所示的电介质区域36'的蚀刻深度d1影响突出的电介质鳍38的高度h4(图10a、图10b和图10c)，其进一步影响外延区域68的体积。根据本公开的一些实施例，提供了一种用于确定蚀刻电介质区域36'的终止点的工艺，以控制突出的电介质鳍38的高度，并因此控制外延区域68的轮廓(诸如体积和形状)。
55.图11图示了蚀刻系统72，其可用于蚀刻电介质区域36'(图5)，其中蚀刻工艺的终止点通过使用来自晶圆的反射光谱实时确定。可以理解，虽然电介质区域36'的蚀刻中的终止点的确定被用作实例，但是实时确定也可以在其他部件的蚀刻或选择性生长中使用，包括但不限于，半导体区域、金属区域等。
56.蚀刻系统72包括蚀刻机73，蚀刻机73包括真空腔室74。卡盘76位于真空腔室74中用于将晶圆10固定在其上。晶圆10包括要被蚀刻的区域。例如，晶圆10可以具有如图5中所示的结构，而其他类型的晶圆也可以使用。观察口80位于腔室74的顶部。蚀刻机73可以是等离子体蚀刻机，其可以是变压器耦合等离子体(tcp)蚀刻机或电感耦合等离子体(icp)蚀刻机。根据一些实施例，包括用于将蚀刻气体导入或导出腔室74的入口和出口(未示出)。光投
射器件82和光接收器件84可以放置在观察口80旁边。根据一些实施例，作为实例，光投射器件82包括用于传导光束的光纤的部分。作为实例，光接收器件84可以包括光聚焦器件和光纤的部分。
57.系统72还包括用于生成光束的光源86和用于从晶圆10反射的光生成光谱的光谱仪88。光投射器件82投射由光源86生成的光束79在晶圆10上，反射光79'被光接收器件84接收，光接收器件84将反射光79'发送到光谱仪88。光源86生成的光束可以包括宽范围的光谱。例如，光束可以包括波长分布在约300nm和约600nm之间的范围内的光。该波长的范围可以覆盖本发明实施例可以使用的特征波长值，使得感兴趣的特征峰和特征谷在该范围内，特征峰和特征谷的信号强度变化可用于确定电介质区域36'的深度。此外，光能基本上均匀地分布在整个范围内。在一个实例中，光源86可以生成白光。光谱仪88接收来自光接收器件84的反射光，并生成光谱，以下也被称为反射光谱。例如，图13示出了一些实例光谱，其中光的强度被示出作为波长的函数。
58.返回参考图11，蚀刻系统72包括数据库90，其被配置为存储在晶圆蚀刻中获得的数据。例如，关于如图5中所示的实例晶圆10，数据库90可以保存几何信息，诸如电介质区域36'的宽度w4(临界尺寸(cd)，由于使用光学手段进行测量，也称为光学cd(ocd))，电介质区域36'的长度l1和电介质区域36'的深度d1。由于不同的材料具有不同的光谱，因此当接收光束79的材料(及其组合)发生变化时，光谱也会发生变化。特定材料(诸如电介质区域36'的高k材料)也可以存储在在数据库90中。因此，光谱可以与材料相关联，并且当电介质区域36'和电介质层32的材料改变时，可以获得不同的光谱并将其存储在存储的数据库90中。数据库90还可以存储蚀刻区域的环境信息。例如，数据库90可以保存电介质层32的宽度、长度和材料，电介质层32被暴露并且也反射光。此外，数据库90还保存从晶圆获得的光谱，这将在随后的段落中讨论。如前所述，光谱与晶圆的信息相关。例如，可以将光谱索引到电介质区域36'的材料和深度d1，使得可以使用该信息通过搜索找到光谱。使用光谱也可以搜索蚀刻深度d1，例如通过搜索光谱的特征参数(在随后的段落中讨论)。因此，当从反射光生成光谱时，可以通过搜索数据库90找到对应的蚀刻深度d1。
59.蚀刻系统72还包括控制单元96，其被配置为控制蚀刻工艺并操作数据库90。控制单元96可以包括模型中心92，其存储机器学习算法，使用从先前蚀刻和测量的晶圆获得的数据，模型中心92可以建立和改进模型(存储在模型中心)。该算法适用于未来的晶圆的蚀刻。此外，控制单元96包括计算单元94，其执行算法并与数据库90、光源86和光谱仪88通信。下面简要讨论实例蚀刻工艺，并且在随后的段落中也讨论更多细节。
60.在蚀刻工艺的开始，电介质区域36'的目标蚀刻深度是预先确定的。在蚀刻工艺中，计算单元94可以控制蚀刻机73开始蚀刻工艺，控制光源86发射光束79，光束79投射到晶圆10上。计算单元94进一步控制光接收器件84以从反射光生成光谱，并将光谱存储到数据库90。计算单元94从光谱仪88接收光谱。此外，计算单元94将从光谱仪88接收的光谱与存储的类似晶圆的光谱(在数据库90中)进行比较，使得现有的蚀刻深度d1(图5)被确定。计算单元94还可以计算要蚀刻多少电介质区域以及预期蚀刻时间，其对应于蚀刻工艺的终止点。在整个刻蚀工艺中，光谱会反复地并且实时生成，使得实时确定刻蚀深度，并且是实时的，直至达到目标刻蚀深度。
61.达到目标蚀刻深度也意味着达到了蚀刻工艺的终止点。计算单元94因此控制蚀刻
机73以停止蚀刻。一旦完成当前晶圆的蚀刻，使用计量工具测量蚀刻的晶圆，例如，以确定实际蚀刻深度。计算单元94将实际(测量)蚀刻深度与预先确定的目标蚀刻深度进行比较，预先确定的目标蚀刻深度也是通过反射光谱确定的蚀刻深度。如果实际蚀刻深度与目标蚀刻深度不匹配，则计算单元94更新算法和模型，并将更新的算法和模型存储到模型中心92中。然后可以对随后的晶圆进行蚀刻，该蚀刻工艺是使用更新的算法和模型执行。
62.参考图12a、图12b、图12c和图13-图15讨论了使用存储的光谱和与当前测量的光谱相结合的其他信息的实例。图12a、图12b和图12c示出了晶圆10中的电介质区域36'的蚀刻的中间阶段。示出的部分可以在图5中找到。图12a、图12b、图12c示出了一系列蚀刻工艺，其中随着时间的推移，图12a中的深度d1'增加到图12b中的深度d1”，然后增加到图12c中的深度d1”'。图15示出了蚀刻深度d1作为蚀刻时间的函数的相关性。
63.在对应于图12a的第一时间点，光束79投射到晶圆10上，反射光被收集并发送到光谱仪88(图11)。因此生成了第一光谱。类似地，在对应于图12b的第二时间点，生成第二光谱。由于深度d1”与深度d1'不同，因此在第二次蚀刻时间获得的光谱与第一次光谱不同。在对应于图12c的第三时间点，生成第三光谱。由于深度d1”'与深度d1'和d1”不同，所以在第三时间点得到的光谱与第一光谱和第二光谱不同。因此，对于结构和材料的选定组合，蚀刻深度可对应于具有一对一对应关系的光谱。
64.图13示出了在不同时间点获得的一些光谱。这些光谱从具有相似结构和相似材料的晶圆获得。比较不同的光谱，在相同波长处的信号强度值互不相同。因此，信号强度值可以用于确定当前蚀刻深度d1(图12a、图12b和图12c)，并确定蚀刻的终止点。参考图14讨论了实例终止点确定工艺。应当理解，所讨论的终止点确定工艺仅仅是实例，并且可以存在同样在本公开的范围内的替代方式。
65.图14示出了在对应于第一蚀刻深度的第一时间点(例如，图12a)获得的第一光谱。例如，该时间点可以是蚀刻工艺的开始，其中第一蚀刻深度可以是0或另一个非零值。选择多个特征波长wl1、wl2、wl3和wl4。特征波长wl1、wl2、wl3和wl4可以被选为当蚀刻深度增加时其相应的信号强度变化最明显的波长。一些特征波长也可以被选为当蚀刻深度增加时其相应的信号强度变化最小的波长。例如，当蚀刻深度增加时，波长wl1、wl2和wl4处的信号强度具有最明显的变化幅度，而波长wl3处的信号强度基本不变。根据一些实施例，特征波长wl1、wl2、wl3和wl4处的信号强度分别为si1、si2、si3和si4。因此，信号强度值si1、si2、si3和si4以及它们的比率诸如si1/si3、si2/si3、si4/si3、si1/si4等的集合可以用作特征参数，该特征参数可以用于唯一地识别对应的光谱和识别对应的第一刻蚀深度(例如，实例中的0)。在如图11中所示的数据库90中，光谱、特征参数和对应的第一蚀刻深度可以被存储并相互索引。
66.当蚀刻深度增加到第二蚀刻深度(例如，图12b中的深度d”)时，可以生成第二光谱，并且与第一光谱相比，信号强度值发生变化。图14示出了一些箭头，它们表示当蚀刻深度增加时，在对应的波长处信号强度值的变化方向。例如，在波长wl1和wl2处，信号强度分别增加到新值si1'和si2'。在波长wl3处，信号强度不变，保持为si3。在波长wl4处，信号强度降低到si4'。因此，可以使用信号强度值si1'、si2'、si3和si4'以及它们的比率，诸如si1/si3、si2'/si3、si4'/si3、si1'/si4'等的集合作为特征参数，以唯一地识别对应的第二刻蚀深度。根据一些实施例，第二光谱、对应于第二光谱的特征参数以及对应的第二蚀刻
深度存储在数据库90中。
67.随着蚀刻深度的增加，信号强度值的变化具有一定的趋势。例如，在特征波长wl3的左侧(具有较小波长值)上的信号强度值可能最初增加。当蚀刻深度增加到一定值时，随着蚀刻深度的进一步增加，信号强度值可能开始减少。相反，在特征波长wl3右侧(具有较大波长值)上的信号强度值最初可能随着刻蚀深度的增加而减少，并且当刻蚀深度超过某一点时可能会增加。不同的结构，不同的材料，其趋势可能不同。通过使用特征参数的集合，可以唯一地识别对应的光谱，并且可以通过一对一的对应关系确定其对应的蚀刻深度。
68.响应于蚀刻深度增加的信号强度值的变化趋势也提供了一种计算达到终止点可能需要多少蚀刻深度和对应的蚀刻时间的方法。例如，如可以从以上讨论中认识到的，一旦确定了目标蚀刻深度，目标光谱也是已知的，并且可以通过使用目标蚀刻深度搜索数据库90来找到。目标信号强度和目标信号强度比率也可以从目标光谱确定。因此，当前信号强度与目标信号强度之间的差值，以及当前信号强度比率与目标信号强度比率之间的差值可用于计算需要多少蚀刻深度，需要多少蚀刻时间，以达到终止点。
69.图16示出了从多个样本晶圆测量的深度，这些样本晶圆使用根据本公开的一些实施例的终止点确定工艺进行蚀刻。观察到多个样本晶圆的蚀刻深度位于约49.5和约54之间的范围内，其彼此接近。图16证明了使用反射光谱的终止点确定提供了一致的结果。
70.图17示出了从多个样本获得的结果。y轴表示电介质区域36'(图5)的预期深度d1，这也是在对应对蚀刻工艺开始之前确定的预先确定的目标蚀刻深度。x轴表示蚀刻工艺停止之后从蚀刻的晶圆测量的实际深度。可以观察到，计算深度和实际深度彼此非常接近。这证明使用反射光谱的终止点确定是准确的。
71.图18示出了从第一样品晶圆中的第一多个蚀刻的第一多个电介质区域获得的结果，其中第一多个电介质区域使用传统的终止点确定方法进行蚀刻。在蚀刻工艺中，使用预先确定的蚀刻配方来蚀刻第一样本晶圆，并且在预先确定的时间点停止蚀刻工艺。第一多个电介质区域的蚀刻深度的标准差具有等于约1nm的σ。图19示出了从第二样本晶圆中的第二多个电介质区域获得的结果，其中第二多个电介质区域使用根据本公开的实施例的终止点确定工艺来蚀刻。第二多个电介质区域的蚀刻深度的标准差具有等于约0.6nm的σ。因此，与第一样本晶圆相比，第二样本晶圆中的晶圆内均匀性提高了40％。
72.图21示出了更详细的工艺流程300，其中讨论了用于构建模型(在模型中心92中，图11)和数据库90的工艺。在工艺301中，提供多个实验样本晶圆。在工艺302中，测量实验样本晶圆，使得收集其地理信息，诸如电介质区域36'(图5)的蚀刻深度。接着，蚀刻实验晶圆，如工艺304所示。当蚀刻完成，但在实验晶圆被取出蚀刻腔室之前，生成反射光谱，如工艺306所示。工艺307显示，测量蚀刻的样本晶圆。例如，可以测量实际的蚀刻深度、宽度、长度等。如图11中所示，测量的数据和对应的光谱然后被存储到数据库90中。接下来，该工艺循环回到工艺302用于第二实验样本晶圆，并且继续循环直到所有的实验晶圆都被蚀刻和测量。实验样本晶圆可以被蚀刻到不同的蚀刻深度，使得它们的光谱可以对应于蚀刻工艺过程中可能出现的蚀刻深度范围。
73.在多个实验样本晶圆被处理之后，可以构建算法/模型(工艺310)，其反映蚀刻深度和光谱之间的关系。因此，利用该模型，当获得光谱时，可以确定对应于该光谱的蚀刻深度，并且当蚀刻深度等于或超过目标蚀刻深度时可以确定终止点。此外，如果蚀刻深度小于
目标蚀刻深度，该模型可以建议还需要多少蚀刻深度，以及相应的光谱是什么样子(以及它们的特征参数是什么)。
74.接下来，如工艺311所示，提供生产晶圆。确定目标蚀刻深度。因此，可以从数据库中确定对应于目标蚀刻深度的目标光谱(工艺312)。另外，目标光谱的特征参数可以通过搜索数据库来确定。然后可以测量生产晶圆的地理数据(工艺313)。例如，可以测量此时的实际蚀刻深度。在工艺314中，蚀刻生产晶圆。在蚀刻期间，反复地实时产出光谱(工艺316)，并且生成的光谱用于确定当前蚀刻深度(工艺318)。当从反射光谱确定的刻蚀深度等于或大于预先确定的目标刻蚀深度时，就知道达到了终止点，如工艺319所示。终止点确定也可以通过计算一些特征参数执行，例如计算诸如si1/si3、si2'/si3等信号强度比率，并将计算的比率与目标光谱中的对应的比率进行比较。然后停止蚀刻，如工艺320所示。接下来，如工艺322中所示，执行蚀刻后测量，例如，测量实际蚀刻深度。基于测量结果和在终止点处的最终光谱，可以更新模型/算法(工艺324)。如果有更多的晶圆要被蚀刻(由工艺326确定)，则工艺可以循环回到工艺311。否则，停止工艺(工艺328)。
75.本公开的实施例具有一些有利特征。外延源极/漏极区域的体积和轮廓受鳍间隔件的高度影响，而鳍间隔件的高度又受突出的电介质鳍的高度影响。因此需要通过控制蚀刻工艺来控制突出的电介质鳍的高度。在传统的蚀刻工艺中，突出的电介质鳍的蚀刻中的终止点是预先确定的，蚀刻配方和蚀刻时间是预先选择的。得到的突出的电介质鳍的高度因此受到高工艺变化的影响。根据本公开的实施例，通过从被蚀刻的电介质区域生成反射光谱来实时确定蚀刻工艺的终止点。因此终止点确定更准确，外延区域的体积控制也更准确。
76.根据本公开的一些实施例，一种方法包括确定用于蚀刻在晶圆中的多个电介质区域的目标蚀刻深度，其中晶圆包括多个突出的半导体鳍，以及在多个突出的半导体鳍之间的多个电介质区域；蚀刻多个电介质区域；将光束投射到晶圆上；从自晶圆反射的反射光生成光谱；基于光谱确定用于蚀刻的终止点，其中终止点为预期时间点，将多个电介质区域蚀刻至目标蚀刻深度；在终止点停止蚀刻多个电介质区域。在实施例中，确定终止点包括使用光谱确定多个电介质区域的当前蚀刻深度；以及将当前蚀刻深度与预先确定的目标蚀刻深度进行比较。在实施例中，光束通过晶圆的观察口投射到晶圆上，并且反射光被收集并传输到光谱仪以生成光谱。在实施例中，确定终止点包括将光谱与从多个实验晶圆获得的多个光谱进行比较。在实施例中，该方法还包括蚀刻多个实验晶圆，其中多个实验晶圆中的多个电介质区域被蚀刻到不同的深度；以及生成多个光谱，每个光谱来自多个实验晶圆中的一个。在实施例中，多个电介质区域包括高k电介质材料。在实施例中，光束具有在约300nm和约600nm之间的波长范围内的光谱。在实施例中，该方法还包括蚀刻晶圆的衬底以形成通过沟槽彼此分开的多个半导体带；沉积共形电介质层，共形电介质层延伸到沟槽中并且在多个半导体带上；以及在共形电介质层上沉积电介质材料以形成多个电介质区域。在实施例中，基于模型确定终止点，并且该方法还包括从蚀刻机中取出晶圆；从晶圆测量多个电介质区域的终止蚀刻深度；基于终止蚀刻深度与目标蚀刻深度的差值更新模型。在实施例中，该方法还包括使多个突出的半导体鳍凹进以形成凹槽；从凹槽生长外延半导体区域。在实施例中，该方法还包括在多个突出的半导体鳍和多个电介质区域上沉积间隔件层；以及在间隔件层上执行各向异性蚀刻工艺以在多个突出的半导体鳍的侧壁上形成鳍间隔件，其中鳍
间隔件的一个在多个突出的半导体鳍的一个与多个电介质区域的一个之间。
77.根据本公开的一些实施例，一种方法包括形成从体衬底突出的多个半导体鳍；沉积与半导体鳍共形的第一电介质层；将第二电介质层沉积到半导体鳍之间的沟槽中；回蚀刻第二电介质层，使得第二电介质层的顶表面低于半导体鳍的顶端；在已被回蚀刻的第二电介质层上方沉积高k电介质层；在蚀刻机中蚀刻高k电介质层；在刻蚀高k电介质层的期间，从高k电介质层收集反射光谱；基于收集的反射光谱确定高k电介质层的蚀刻深度；响应于蚀刻深度达到目标蚀刻深度，停止蚀刻高k电介质层。在实施例中，确定蚀刻深度包括将反射光谱与多个存储的光谱进行比较。在实施例中，确定蚀刻深度包括从收集的反射光谱中计算特征参数；将特征参数与多个存储的光谱的附加特征参数进行比较。在实施例中，反射光谱覆盖从约300nm到约600nm的波长范围。
78.根据本公开的一些实施例，一种装置包括蚀刻机；光学耦合到蚀刻机的光源；光投射器件，该光投射器件配置为将由光源生成的光束投射到蚀刻机中；光谱仪，该光谱仪配置为接收来自蚀刻机内部的反射光，并从反射光生成光谱；配置为存储光谱的数据库；以及控制单元，该控制单元信号耦合到蚀刻机、光源、光谱仪和数据库。在实施例中，控制单元被配置为基于光谱和存储在数据库中的存储的光谱来确定在蚀刻机中执行的蚀刻工艺的终止点。在实施例中，蚀刻机包括观察口，并且其中发光投射器件被配置为通过观察口将光束发射到蚀刻机中。在实施例中，该装置还包括光接收器件，其被配置为通过观察口接收反射光，并且光谱仪被配置为接收来自光接收器件的反射光。在实施例中，控制单元包括存储模型的模型中心，其中模型反映了晶圆的几何信息与晶圆的反射光谱之间的关系。
79.根据本技术的一个实施例，提供了一种用于形成半导体器件的方法，包括：确定用于蚀刻在晶圆中的多个电介质区域的目标蚀刻深度，其中晶圆包括多个突出的半导体鳍，以及在多个突出的半导体鳍之间的多个电介质区域；蚀刻多个电介质区域；将光束投射到晶圆上；从自晶圆反射的反射光生成光谱；基于光谱确定用于蚀刻的终止点，其中终止点为预期时间点，以及将多个电介质区域蚀刻至目标蚀刻深度；以及在终止点停止蚀刻多个电介质区域。在一些实施例中，其中，确定终止点包括：使用光谱确定多个电介质区域的当前蚀刻深度；以及将当前蚀刻深度与预先确定的目标蚀刻深度进行比较。在一些实施例中，其中，光束通过晶圆的观察口投射到晶圆上，并且反射光被收集并传输到光谱仪以生成光谱。在一些实施例中，其中，确定终止点包括将光谱与从多个实验晶圆获得的多个光谱进行比较。在一些实施例中，用于形成半导体器件的方法还包括：蚀刻多个实验晶圆，其中多个实验晶圆中的多个电介质区域被蚀刻至不同深度；以及生成多个光谱，每个光谱来自多个实验晶圆的一个。在一些实施例中，用于形成半导体器件的方法进一步包括，在蚀刻多个电介质区域之前：蚀刻晶圆中的半导体衬底以形成沟槽；形成延伸到沟槽中的电介质层；以及在电介质层上方形成多个电介质区域并延伸到沟槽中。在一些实施例中，其中，光束具有在300nm和600nm之间的波长范围内的光谱。在一些实施例中，用于形成半导体器件的方法还包括：蚀刻晶圆的衬底，以形成通过沟槽彼此分开的多个半导体带；沉积共形电介质层，共形电介质层延伸到沟槽中并且在多个半导体带上；以及在共形电介质层上沉积电介质材料以形成多个电介质区域。在一些实施例中，其中，基于模型确定终止点，并且用于形成半导体器件的方法还包括：测量多个电介质区域的终止蚀刻深度；以及基于终止蚀刻深度和目标蚀刻深度之间的差值更新模型。在一些实施例中，用于形成半导体器件的方法还包括：使
多个突出的半导体鳍凹进以形成凹槽；和从凹槽生长外延半导体区域。在一些实施例中，用于形成半导体器件的方法还包括：在多个突出的半导体鳍和多个电介质区域上沉积间隔件层；以及在间隔件层上执行各向异性蚀刻工艺以在多个突出的半导体鳍的侧壁上形成鳍间隔件，其中鳍间隔件的一个在多个突出的半导体鳍的一个与多个电介质区域的一个之间。
80.根据本技术的另一个实施例，提供了一种用于形成半导体器件的方法，包括：形成从体衬底突出的多个半导体鳍；沉积第一电介质层，第一电介质层与半导体鳍共形；将第二电介质层沉积到半导体鳍之间的沟槽中；回蚀刻第二电介质层，使得第二电介质层的顶表面低于半导体鳍的顶端；在已被回蚀刻的第二电介质层上方沉积高k电介质层；在蚀刻机中蚀刻高k电介质层；在刻蚀高k电介质层期间，从高k电介质层收集反射光谱；基于收集的反射光谱确定高k电介质层的蚀刻深度；以及响应于蚀刻深度达到目标蚀刻深度，停止蚀刻高k电介质层。在一些实施例中，其中，确定蚀刻深度包括将反射光谱与多个存储的光谱进行比较。在一些实施例中，其中，确定蚀刻深度包括：从收集的反射光谱中计算特征参数；以及将特征参数与多个存储的光谱的附加特征参数进行比较。在一些实施例中，其中，反射光谱覆盖从300nm到600nm的波长范围。
81.根据本技术的又一个实施例，提供了一种用于形成半导体器件的装置，包括：蚀刻机；光源，光源光学耦合到蚀刻机；光投射器件，光投射器件配置为将由光源生成的光束投射到蚀刻机中；光谱仪，光谱仪配置为接收来自蚀刻机内部的反射光，并从反射光生成光谱；数据库，数据库配置为存储光谱；以及控制单元，控制单元信号耦合到蚀刻机、光源、光谱仪和数据库。在一些实施例中，其中，控制单元被配置为基于光谱和存储在数据库中的存储的光谱来确定在蚀刻机中执行的蚀刻工艺的终止点。在一些实施例中，其中蚀刻机包括观察口，并且其中光投射器件被配置为通过观察口将光束发射到蚀刻机中。在一些实施例中，用于形成半导体器件的装置还包括光接收器件，光接收器件配置为通过观察口接收反射光，并且光谱仪被配置为接收来自光接收器件的反射光。在一些实施例中，其中，控制单元包括：模型中心，模型中心存储模型，其中，模型反映了晶圆的几何信息与晶圆的反射光谱之间的关系。
82.以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个实施例。本领域的技术人员应该理解，可以很容易地使用本公开作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
技术特征：1.一种用于形成半导体器件的方法，包括：确定用于蚀刻在晶圆中的多个电介质区域的目标蚀刻深度，其中所述晶圆包括多个突出的半导体鳍，以及在所述多个突出的半导体鳍之间的所述多个电介质区域；蚀刻所述多个电介质区域；将光束投射到所述晶圆上；从自所述晶圆反射的反射光生成光谱；基于所述光谱确定用于蚀刻的终止点，其中所述终止点为预期时间点，以及将所述多个电介质区域蚀刻至所述目标蚀刻深度；以及在所述终止点停止所述蚀刻所述多个电介质区域。2.根据权利要求1所述的方法，其中，所述的确定所述终止点包括：使用所述光谱确定所述多个电介质区域的当前蚀刻深度；以及将所述当前蚀刻深度与预先确定的目标蚀刻深度进行比较。3.根据权利要求1所述的方法，其中，所述光束通过所述晶圆的观察口投射到所述晶圆上，并且所述反射光被收集并传输到光谱仪以生成所述光谱。4.根据权利要求1所述的方法，其中，所述确定所述终止点包括：将所述光谱与从多个实验晶圆获得的多个光谱进行比较。5.根据权利要求4所述的方法，还包括：蚀刻所述多个实验晶圆，其中所述多个实验晶圆中的所述多个电介质区域被蚀刻至不同深度；以及生成所述多个光谱，每个光谱来自所述多个实验晶圆的一个。6.根据权利要求1所述的方法，进一步包括，在蚀刻所述多个电介质区域之前：蚀刻所述晶圆中的半导体衬底以形成沟槽；形成延伸到所述沟槽中的电介质层；以及在所述电介质层上方形成所述多个电介质区域并延伸到所述沟槽中。7.根据权利要求1所述的方法，其中，所述光束具有在300nm和600nm之间的波长范围内的光谱。8.根据权利要求1所述的方法，还包括：蚀刻所述晶圆的衬底，以形成通过沟槽彼此分开的多个半导体带；沉积共形电介质层，所述共形电介质层延伸到所述沟槽中并且在所述多个半导体带上；以及在所述共形电介质层上沉积电介质材料以形成所述多个电介质区域。9.一种用于形成半导体器件的方法，包括：形成从体衬底突出的多个半导体鳍；沉积第一电介质层，所述第一电介质层与所述半导体鳍共形；将第二电介质层沉积到所述半导体鳍之间的沟槽中；回蚀刻所述第二电介质层，使得所述第二电介质层的顶表面低于所述半导体鳍的顶端；在已被回蚀刻的所述第二电介质层上方沉积高k电介质层；在蚀刻机中蚀刻所述高k电介质层；
在所述刻蚀所述高k电介质层期间，从所述高k电介质层收集反射光谱；基于所述收集的所述反射光谱确定所述高k电介质层的蚀刻深度；以及响应于所述蚀刻深度达到目标蚀刻深度，停止所述蚀刻所述高k电介质层。10.一种用于形成半导体器件的装置，包括：蚀刻机；光源，所述光源光学耦合到所述蚀刻机；光投射器件，所述光投射器件配置为将由所述光源生成的光束投射到所述蚀刻机中；光谱仪，所述光谱仪配置为接收来自所述蚀刻机内部的反射光，并从所述反射光生成光谱；数据库，所述数据库配置为存储所述光谱；以及控制单元，所述控制单元信号耦合到所述蚀刻机、所述光源、所述光谱仪和所述数据库。
技术总结根据本申请的一个实施例，提供了一种用于形成半导体器件的方法包括确定用于蚀刻在晶圆中的多个电介质区域的目标蚀刻深度。晶圆包括多个突出的半导体鳍和在多个突出的半导体鳍之间的多个电介质区域。该方法还包括蚀刻多个电介质区域，将光束投射到晶圆上，以及从自晶圆反射的反射光生成光谱，基于光谱确定用于蚀刻的终止点。终止点是预期时间点。将多个电介质区域蚀刻至目标蚀刻深度。多个电介质区域的蚀刻在终止点停止。根据本申请的其他实施例，还提供了用于形成半导体器件的装置。还提供了用于形成半导体器件的装置。还提供了用于形成半导体器件的装置。
技术研发人员：谢瑞夫 游家齐 廖志腾 陈臆仁 戴嘉成
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2022.05.13
技术公布日：2022/11/1
