1.本发明涉及集成电路技术领域，尤其涉及一种线性度提升的差分对电路。
背景技术：2.差分对是一对源极耦合的输入对管，其本质上输入是电压，输出是电流，相当于是一个跨导，用于将电压转换为电流。
3.如图1所示，为传统差分对电路，包括nmos差分对和电流源，电流源提供固定大小的尾电流偏置，差分对处于非平衡态时，即两个输入对管的栅极输入电压不相等，导致两个输入对管所需的漏极电流之和增加，nmos差分对的共源端电平发生抬升，恶化了差分对输入-输出之间的线性度。理论上，两个输入对管的源极直接接地时，其线性度最佳，但其偏置电流易受温度、工艺和输入共模电平的影响，导致其偏置电流的波动范围较大。或者两个输入对管的源极通过偏置电阻接地，偏置电阻阻抗越小，线性度就越好。在偏置电流大小设定的情况下，要实现一定的线性度，则需要偏置电阻足够小，进而限定了输入共模电平的取值。因此，输入共模电平和偏置电阻之间存在折中问题，其灵活性较低，同时偏置电阻阻值也容易受到工艺影响而导致偏置电流波动范围较大。
技术实现要素：4.为了解决以上技术问题，本发明提供了一种线性度提升的差分对电路。
5.本发明所解决的技术问题可以采用以下技术方案实现：
6.一种线性度提升的差分对电路，包括：
7.一差分对，所述差分对包括：
8.一第一输入对管，于一第一输入电压的作用下可控制地连接于一第一节点和一共源端之间；
9.一第二输入对管，于一第二输入电压的作用下可控制地连接于一第二节点和所述共源端之间；
10.一偏置管，所述偏置管的源极连接所述共源端，且所述偏置管的类型与所述差分对的类型相反，于一偏置电压的作用下可控制地连接所述共源端。
11.优选地，所述第一输入对管和所述第二输入对管的类型相同。
12.优选地，所述偏置管与所述第一输入对管的类型相反；
13.所述偏置管与所述第二输入对管的类型相反。
14.优选地，所述第一输入对管为nmos管、pmos管、npn型双极结型晶体管、pnp型双极结型晶体管、nmos管与电阻的组合、或pmos管与电阻的组合中的任意一种。
15.优选地，所述第二输入对管为nmos管、pmos管、npn型双极结型晶体管、pnp型双极结型晶体管、nmos管与电阻的组合、或pmos管与电阻的组合中的任意一种。
16.优选地，所述差分对处于非平衡态时，所述第一输入电压不等于所述第二输入电压。
17.优选地，还包括：
18.第一电阻，连接于所述第一输入对管的漏极和所述电源端之间，自所述第一输入对管的漏极作为所述第一节点；
19.第二电阻，连接于所述第二输入对管的漏极和所述电源端之间，自所述第二输入对管的漏极作为所述第二节点。
20.优选地，还包括：一偏置产生电路，用于产生所述偏置电压，所述偏置产生电路具体包括：
21.第一晶体管，所述第一晶体管的栅极和漏极通过一参考电流源连接电源端，所述第一晶体管的源极连接所述接地端；
22.第二晶体管，所述第二晶体管的栅极连接所述第一晶体管的栅极，所述第二晶体管的源极连接所述接地端，所述第二晶体管的漏极连接一第一连接节点，自所述第一连接节点输出所述偏置电压；
23.第三晶体管，所述第三晶体管的栅极和漏极连接所述第一连接节点；
24.第四晶体管，所述第四晶体管的栅极连接一栅极共模电压，所述第四晶体管的源极连接所述第三晶体管的源极，所述第四晶体管的漏极连接所述电源端。
25.优选地，所述栅极共模电压为第一输入电压和第二输入电压的共模电压。
26.本发明技术方案的优点或有益效果在于：
27.本发明通过设置偏置管的类型与差分对的类型相反，且偏置管的源极与差分对的共源端相连接，通过偏置管为差分对的两个输入对管提供可随差模输入电压变化的偏置电流，相对于传统差分对电路，非平衡态情况下本发明电路的共源端电压vs的变化量更小，流经两个输入对管的漏端电流之和有所增加，从而提升输出电流io(即i
d1-i
d2
)与输入电压vi(即v
in1-v
in2
)之间的线性度。
附图说明
28.图1为现有技术中，传统差分对的电路示意图；
29.图2为本发明较佳实施例中，差分对电路的电路示意图；
30.图3为本发明较佳实施例中，差分对电路应用时的电路示意图。
具体实施方式
31.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
32.需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
33.下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
34.如图1所示的传统差分对电路中，采用电流源提供固定大小的偏置电流，当差分对处于平衡态时，输入电压vin＝vin1-vin2＝0，v
in1
＝v
in2
＝vcom(vcom》vth)，其中vcom表示第一输入电压v
in1
和第二输入电压v
in2
的共模电压，vth表示第一输入对管m1或第二输入对
管m2的阈值电压。
35.根据基尔霍夫电流定律kcl可知，流经第一输入对管m1的第一电流i
d1
与流经第二输入对管m2的第二电流i
d2
之和必然等于偏置电流iss。忽略沟道长度调制效应和体效应，即为：
[0036][0037]
其中，k＝μcox，μ表示载流子的迁移率，cox表示单位面积的栅氧化层电容；
[0038]
w表示晶体管m1、m2的沟道宽度；
[0039]
l表示晶体管m1、m2的沟道长度；
[0040]
vcom表示第一输入电压v
in1
和第二输入电压v
in2
的共模电压；
[0041]
vs表示共源端的电压；
[0042]vth
表示第一输入对管m1或第二输入对管m2的阈值电压；
[0043]
iss表示电流源提供的偏置电流。
[0044]
当传统差分对处于非平衡态时，即vin＝v
in1-v
in2
＝vi(vi≠0)，则v
in1
＝vcom+0.5*vi，vin2＝vcom-0.5*vi。根据基尔霍夫电流定律kcl可知，流经第一输入对管m1的第一电流i
d1
与流经第二输入对管m2的第二电流i
d2
之和必然等于偏置电流iss。忽略沟道长度调制效应和体效应，可以写成：
[0045][0046]
由上述公式(2)减去公式(1)，可解得：
[0047][0048]
其中，v
ov
＝v
com-v
s-v
th
；
[0049]
vi表示处于非平衡态时的两个输入对管的输入电压；
[0050]
△vs
表示共源端电压的变化量。
[0051]
根据上述公式(3)可知，相较于平衡态时，非平衡态情况下差分对共源端电压vs的变化量
△vs
为正，即差分对处于非平衡态时共源端电压vs有所提升是必然的。
[0052]
进一步的，传统nmos差分对电路处于非平衡态时，所需的第一输入对管m1的第一电流i
d1
与流经第二输入对管m2的第二电流i
d2
的和会增加，即所需的i
d1
+i
d2
会增加，此时由于共源端vs连接的是电流源，其电流相当于一个固定值，因此需要抬升vs电压来减小所需的i
d1
+i
d2
，其vs的抬升调整量相对本发明差分对结构的调整量更大。
[0053]
本发明的较佳的实施例中，基于现有技术中存在的上述问题，现提供一种线性度提升的差分对电路，属于集成电路技术领域，如图2所示，包括：
[0054]
一差分对，差分对包括：
[0055]
一第一输入对管m1，于一第一输入电压v
in1
的作用下可控制地连接于一第一节点和一共源端vs之间；
[0056]
一第二输入对管m2，于一第二输入电压v
in2
的作用下可控制地连接于第二节点和共源端vs之间；
[0057]
一偏置管m0，偏置管m0的源极连接共源端vs，且偏置管的类型与差分对的类型相反，于一偏置电压vb的作用下可控制地连接共源端vs。
[0058]
具体的，在本实施例中，以第一输入对管m1和第二输入对管m2作为差分对的主体输入对管，第一输入对管m1的栅极连接第一输入电压v
in1
，第二输入对管m2的栅极连接第二输入电压v
in2
，第一输入电压v
in1
和第二输入电压v
in2
由一输入模块(图中未示出)给出，偏置管m0的源极连接第一输入对管m1的源极、第二输入对管m2的源极，偏置管m0用于提供尾电流，偏置管m0的栅极连接偏置电压vb，偏置电压由下文中的偏置产生电路给出，该偏置电压vb由输入的共模电压决定，偏置管m0的漏极可以连接接地端gnd，其漏极漏端电压vd是一个固定电平；也可以连接一阻抗器件，其漏极漏端电压vd是一个变化电平。
[0059]
作为优选的实施方式，其中，第一输入对管m1和第二输入对管m2的类型相同。
[0060]
作为优选的实施方式，其中，偏置管m0与第一输入对管m1的类型相反；
[0061]
偏置管m0与第二输入对管m2的类型相反。
[0062]
作为优选的实施方式，其中，第一输入对管m1为nmos管、pmos管、npn型双极结型晶体管、pnp型双极结型晶体管、nmos管与电阻的组合、或pmos管与电阻的组合中的任意一种。
[0063]
作为优选的实施方式，其中，第二输入对管m2为nmos管、pmos管、npn型双极结型晶体管、pnp型双极结型晶体管、nmos管与电阻的组合、或pmos管与电阻的组合中的任意一种。
[0064]
具体的，第一输入对管m1、第二输入对管m2既可以为nmos管、pmos管、双极结型晶体管(包括npn型和pnp型)，也可以为nmos管+电阻res、pmos管+电阻res等其他等价输入对管。其中偏置管m0为与差分对的输入对管相反的类型即可，例如本发明实施例中所示的输入对管采用nmos管，偏置管m0采用pmos管。
[0065]
作为优选的实施方式，其中，差分对处于非平衡态时，第一输入电压v
in1
不等于第二输入电压v
in2
。
[0066]
作为优选的实施方式，其中，如图3所示，还包括：
[0067]
第一电阻r1，连接于第一输入对管m1的漏极和电源端vdd之间，自第一输入对管的漏极作为第一节点；
[0068]
第二电阻r2，连接于第二输入对管m2的漏极和电源端vdd之间，自第二输入对管的漏极作为第二节点。
[0069]
具体的，本实施例中，第一电阻r1和第二电阻r2作为负载，用于将输出的电流转为电压。
[0070]
作为优选的实施方式，其中，如图3所示，还包括：一偏置产生电路，用于产生偏置电压，偏置产生电路具体包括：
[0071]
第一晶体管mb0，第一晶体管mb0的栅极和漏极通过一参考电流源连接电源端vdd，第一晶体管mb0的源极连接接地端gnd，参考电流源用于提供偏置电流ib；
[0072]
第二晶体管mb1，第二晶体管mb1的栅极连接第一晶体管mb0的栅极，第二晶体管mb1的源极连接接地端gnd，第二晶体管mb1的漏极连接一第一连接节点，自第一连接节点输出偏置电压；
[0073]
第三晶体管mb2，第三晶体管mb2的栅极和漏极连接第一连接节点；
[0074]
第四晶体管mb3，第四晶体管mb3的栅极连接一栅极共模电压vcom，第四晶体管的源极连接第三晶体管mb2的源极，第四晶体管mb3的漏极连接电源端vdd。
[0075]
作为优选的实施方式，其中，栅极共模电压vcom为第一输入电压v
in1
和第二输入电压v
in2
的共模电压。
[0076]
需注意的是，假如本发明的偏置管采用与差分对的类型相同，偏置管的漏极接共源端、源极接地的方式，由于偏置管的电流与差分对共源端电压的调制关系很弱，可以近似认为该偏置管等价于一固定电流大小的尾电流源，其无法实现本发明的线性度提升效果。
[0077]
实施例一
[0078]
如图2所示，本发明差分对为nmos差分对，即第一输入对管m1和第二输入对管m2为nmos管，偏置管m0为pmos管。
[0079]
根据传统nmos差分对电路的基尔霍夫电流定律kcl可知，nmos差分对处于非平衡态时，两个输入对管的栅极电压发生变化，导致输入对管所需的漏端电流之和i
d1
+i
d2
增加，共源端的电压vs必然有所增加。但由于传统差分对提供的是固定的偏置电流，而本发明的偏置管m0提供的偏置电流会随着共源端电压变化而变化，因此，本发明电路的共源端电压vs的变化量相对于传统差分对电路要小，流经两个输入对管的漏端电流之和有所增加，即由于共源端的电压vs的抬升，导致偏置管m0的栅源电压vgs的绝对值变大，偏置电流iss增加，避免了输出线性度的进一步恶化，从而提升输出电流io(即i
d1-i
d2
)与输入电压vi(即v
in1-v
in2
)之间的线性度。
[0080]
实施例二
[0081]
相对于实施例一，本发明实施例二改变了第一输入对管m1、第一输入对管m1和偏置管m0，即第一输入对管m1和第二输入对管m2为pmos管，偏置管m0为nmos管，其连接方式与实施例一相同，在此不再赘述。
[0082]
由于pmos差分对与nmos差分对的电流流向刚好相反，基于kcl原理同样可知，相较于平衡态时，非平衡态情况下pmos差分对共源端电压vs的变化量
△vs
为负，即pmos差分对处于非平衡态时共源端电压vs有所下降，在此不再列举公式进行阐述。
[0083]
由于传统差分对提供的是固定的偏置电流，而本发明的偏置管可提供随差模输入电压变化的偏置电流，使得本发明的pmos差分对在非平衡态下的共源端电压的下降量更小，流经两个输入对管的漏端电流之和有所增加，即由于共源端的电压vs的下降，导致偏置管m0的栅源电压vgs的绝对值变大，偏置电流iss增加，避免了输出线性度的进一步恶化，从而提升输出电流io(即i
d1-i
d2
)与输入电压vi(即v
in1-v
in2
)之间的线性度。
[0084]
采用上述技术方案具有如下优点或有益效果：设置偏置管的类型与差分对的类型相反，且偏置管的源极与差分对的共源端相连接，通过偏置管为差分对的两个输入对管提供可随差模输入电压变化的偏置电流，相对于传统差分对电路，非平衡态情况下本发明电路的共源端电压vs的变化量要小，流经两个输入对管漏端电流之和有所增加，从而提升输出电流io与输入电压vi之间的线性度。
[0085]
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
技术特征：1.一种线性度提升的差分对电路，其特征在于，包括：一差分对，所述差分对包括：一第一输入对管，于一第一输入电压的作用下可控制地连接于一第一节点和一共源端之间；一第二输入对管，于一第二输入电压的作用下可控制地连接于一第二节点和所述共源端之间；一偏置管，所述偏置管的源极连接所述共源端，且所述偏置管的类型与所述差分对的类型相反，于一偏置电压的作用下可控制地连接所述共源端。2.根据权利要求1所述的线性度提升的差分对电路，其特征在于，所述第一输入对管和所述第二输入对管的类型相同。3.根据权利要求1所述的线性度提升的差分对电路，其特征在于，所述偏置管与所述第一输入对管的类型相反；所述偏置管与所述第二输入对管的类型相反。4.根据权利要求1所述的线性度提升的差分对电路，其特征在于，所述第一输入对管为nmos管、pmos管、npn型双极结型晶体管、pnp型双极结型晶体管、nmos管与电阻的组合、或pmos管与电阻的组合中的任意一种。5.根据权利要求1所述的线性度提升的差分对电路，其特征在于，所述第二输入对管为nmos管、pmos管、npn型双极结型晶体管、pnp型双极结型晶体管、nmos管与电阻的组合、或pmos管与电阻的组合中的任意一种。6.根据权利要求1所述的线性度提升的差分对电路，其特征在于，所述差分对处于非平衡态时，所述第一输入电压不等于所述第二输入电压。7.根据权利要求1所述的线性度提升的差分对电路，其特征在于，还包括：第一电阻，连接于所述第一输入对管的漏极和所述电源端之间，自所述第一输入对管的漏极作为所述第一节点；第二电阻，连接于所述第二输入对管的漏极和所述电源端之间，自所述第二输入对管的漏极作为所述第二节点。8.根据权利要求1所述的线性度提升的差分对电路，其特征在于，还包括：一偏置产生电路，用于产生所述偏置电压，所述偏置产生电路具体包括：第一晶体管，所述第一晶体管的栅极和漏极通过一参考电流源连接电源端，所述第一晶体管的源极连接所述接地端；第二晶体管，所述第二晶体管的栅极连接所述第一晶体管的栅极，所述第二晶体管的源极连接所述接地端，所述第二晶体管的漏极连接一第一连接节点，自所述第一连接节点输出所述偏置电压；第三晶体管，所述第三晶体管的栅极和漏极连接所述第一连接节点；第四晶体管，所述第四晶体管的栅极连接一栅极共模电压，所述第四晶体管的源极连接所述第三晶体管的源极，所述第四晶体管的漏极连接所述电源端。9.根据权利要求8所述的线性度提升的差分对电路，其特征在于，所述栅极共模电压为第一输入电压和第二输入电压的共模电压。
技术总结本发明提供一种线性度提升的差分对电路，包括差分对和偏置管，差分对包括：第一输入对管，于第一输入电压的作用下可控制地连接于第一节点和共源端之间；第二输入对管，于第二输入电压的作用下可控制地连接于第二节点和共源端之间；偏置管的源极连接共源端，且所述偏置管的类型与差分对管的类型相反，于偏置电压的作用下可控制地连接共源端。有益效果：通过偏置管为差分对的两个输入对管提供可随差模输入电压变化的偏置电流，相对于传统差分对电路，非平衡态情况下共源端电压Vs的变化量更小，流经两个输入对管的漏端电流之和有所增加，从而提升输出电流Io(即I
技术研发人员：吴强
受保护的技术使用者：荣湃半导体（上海）有限公司
技术研发日：2022.07.05
技术公布日：2022/11/1
