1.本发明涉及雷达通信技术领域，特别涉及一种雷达系统、雷达基带结构及配置方法。
背景技术：2.新一代的雷达通信系统可通过不同的数据处理流程实现不同的功能，如相位解扰及补偿等。目前，雷达系统通常采用不同的基带结构来适配不同的数据处理流程，实现对应的功能。但这样的方式灵活性差、通用性差，难以满足对雷达系统的不同工作要求。
技术实现要素：3.基于雷达系统基带结构灵活性差、功能较为单一的问题，本发明实施例提供了一种雷达系统、雷达基带结构及配置方法，可通过重构适配不同的数据处理流程，以实现雷达基带结构的灵活配置。
4.第一方面，本发明实施例提供了一种雷达基带结构，包括如下模块：
5.cpu接口模块、精简矩阵模块、至少两个数据处理模块和至少一个存储器；
6.各模块均具有相应的地址；
7.所述cpu接口模块连接cpu；cpu在所述雷达基带结构中配置访问模块和被访问模块，所述cpu接口模块用于获取cpu生成的访问指令，并发送至对应的访问模块，所述访问指令包括被访问模块地址及访问类型；
8.所述精简矩阵模块与所述雷达基带结构中的各模块均连接；所述精简矩阵模块包括寻址表和连接处理子模块，所述寻址表用于确定访问关系，所述连接处理子模块用于基于所述访问指令在所述寻址表中进行查找，并根据查找结果选择访问模块和被访问模块之间的传输通道，以实现在访问过程中传递相应的数据；
9.所述数据处理模块用于执行相应的数据处理；
10.所述存储器用于存储数据。
11.可选地，所述精简矩阵模块还包括数据处理子模块，所述数据处理子模块用于对经所述精简矩阵模块传递的数据进行处理，以适配访问模块和被访问模块的读写要求。
12.可选地，所述的雷达基带结构包括：
13.多个存储器；其中，同一所述存储器不能同时被两个不同的访问指令配置为被访问模块。
14.可选地，数据预处理模块、数学运算模块、恒虚警检测模块、快速傅里叶变换模块或角度到达模块。
15.可选地，所述的雷达基带结构还包括：
16.至少一个直接存储器访问模块，所述直接存储器访问模块用于分别向两个不同的模块发起读访问和写访问，以实现在两个模块之间传递数据。
17.第二方面，本发明实施例还提供了一种雷达基带结构配置方法，配置如上述任一
项所述的雷达基带结构，包括如下步骤：
18.获取cpu生成的访问指令，并通过所述cpu接口模块发送至对应的访问模块；
19.基于所述访问指令，所述精简矩阵模块选择每个访问过程中访问模块与被访问模块之间的传输通道；
20.各访问模块和对应的被访问模块通过建立的传输通道传递数据。
21.可选地，所述精简矩阵模块选择每个访问过程中访问模块与被访问模块之间的传输通道，包括：
22.基于所述访问指令在寻址表中进行查找，并根据查找结果选择访问模块和被访问模块之间的传输通道；所述寻址表中包括所述雷达基带结构中各模块之间可连通的访问关系。
23.可选地，所述根据查找结果选择访问模块和被访问模块之间的传输通道，包括：
24.若所述寻址表中存在访问模块和被访问模块之间访问关系，则根据访问关系，将被访问模块的地址配置到访问模块的目的地寄存器，选择访问模块至所述精简矩阵模块的传输通道以及所述精简矩阵模块至被访问模块的传输通道；
25.若所述寻址表中不存在访问模块和被访问模块之间访问关系，则反馈配置错误。
26.可选地，所述的方法还包括：
27.在所述获取cpu生成的访问指令，并通过所述cpu接口模块发送至对应的访问模块之前，对所述雷达基带结构进行配置初始化。
28.第三方面，本发明实施例还提供了一种雷达系统，该雷达系统包括如上述任一项所述雷达基带结构。
29.本发明实施例提供了一种雷达系统、雷达基带结构及配置方法，其中雷达基带结构包括cpu接口模块、精简矩阵模块、至少两个数据处理模块和至少一个存储器；所述精简矩阵模块与所述雷达基带结构中的各模块均连接，该基带结构可基于访问指令进行配置，得到不同的连接方式，以适应不同的数据处理流程，无需改变硬件及连接线路，即可实现不同的功能，可重构能力强，灵活性好。
附图说明
30.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
31.图1是本发明一实施例提供的一种雷达基带结构示意图；
32.图2是本发明一实施例提供的一种精简矩阵模块的结构示意图；
33.图3是本发明一实施例提供的另一种雷达基带结构示意图；
34.图4是本发明一实施例提供的一种雷达基带结构配置方法步骤示意图；
35.图5是一种配置后的雷达基带结构连接方式示意图；
36.图6是另一种配置后的雷达基带结构连接方式示意图。
具体实施方式
37.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
38.如前所述，雷达系统通常采用不同的基带结构来适配不同的数据处理流程，实现对应的功能，如相位解扰及补偿等。雷达基带结构所包括的各个模块之间采用固定的连接方式，若要实现不同的功能，就需要改变硬件及连接线路，进行拆解与替换等操作，欠缺灵活性，可重构能力差。有鉴于此，本发明提出一种基于精简矩阵模块实现可重构的雷达基带结构，针对不同需求，可配置不同的数据处理流程，无需替换模块即可实现基带结构的灵活重构。
39.下面描述以上构思的具体实现方式。
40.请参考图1和图2，本发明实施例提供了一种雷达基带结构，包括如下模块：cpu接口模块(为便于表示，图1中简称cpu接口)、精简矩阵模块(为便于表示，图1中简称matrix)、至少两个数据处理模块(如fft、craf等)和至少一个存储器(即第一存储器mem0，图1中简称为mem0)；
41.其中，各模块均具有相应的地址；
42.所述cpu接口模块连接cpu；cpu在所述雷达基带结构中配置访问模块和被访问模块，所述cpu接口模块用于获取cpu生成的访问指令，并发送至对应的访问模块，所述访问指令包括被访问模块地址及访问类型；
43.所述精简矩阵模块与所述雷达基带结构中的各模块均连接，即，所述精简矩阵模块连接到除自身之外的其他所有模块；所述精简矩阵模块包括寻址表和连接处理子模块，所述寻址表用于确定访问关系，所述连接处理子模块用于基于所述访问指令在所述寻址表中进行查找，并根据查找结果选择访问模块和被访问模块之间的传输通道，以实现在访问过程中传递相应的数据；
44.各所述数据处理模块均与所述精简矩阵模块连接，用于执行相应的数据处理；具体执行的计算可根据需要设置；
45.各所述存储器均与所述精简矩阵模块连接，用于存储数据。
46.采用上述实施例，该雷达基带结构各模块间的传输信号数据的连接方式可根据需要进行调整，能够灵活配置不同的访问过程，从而实现不同的数据处理流程，若一个数据处理流程包括多个不同的访问过程，则利用相应的不同访问指令即可实现。一个访问过程建立在访问模块与被访问模块之间，访问模块即访问过程发起方模块，被访问模块即访问过程的目的地模块，根据访问类型区分，访问过程可以是由访问模块向被访问模块写入数据，也可以是访问模块从被访问模块中读取数据。雷达基带结构中与精简矩阵模块连接的模块有三种可能的属性：其一是只能作为被访问模块，如存储器；其二是只能作为访问模块；其三是既能作为访问模块又能作为被访问模块，如一些数据处理模块。cpu可实现不同的数据处理计算，例如进行fft(快速傅里叶变换)计算。cpu接口模块连接cpu，cpu通过cpu接口模块与雷达基带结构进行数据交互，即，cpu可通过cpu接口模块发起访问。通过配置访问过程，可实现cpu访问存储器，读取存储器中的数据，进行fft计算后，再访问存储器，将计算得
到的结果写入存储器。本发明该实施例利用精简矩阵模块实现雷达基带结构中的各个模块之间的数据交换，所述精简矩阵模块的作用类似于传输总线，基于不同的访问指令进行配置，调整模块间传输信号数据的连接方式，即可实现不同的数据处理流程，重构基带结构时，无需对基带中的硬件及连接关系进行调整，灵活性好。并且，当基带结构具有多个模块，如具有多个存储器时，不冲突的模块可以同时运行访问过程，从而节省数据处理的时间，提高雷达系统的工作效率。
47.可选地，所述寻址表中包括且只包括所述雷达基带结构中各模块之间可连通的访问关系。即，对于不可连通的两个模块，所述寻址表并不记录相应的访问关系，从而实现精简各模块之间的访问关系。访问关系优选包括访问模块名称、被访问模块地址以及访问方式，访问模块名称、被访问模块地址用于选择访问模块和被访问模块之间的传输通道，访问方式包括只读、只写和读写，可用于确定传递数据的方向是由被访问模块至访问模块，或由访问模块至被访问模块，或两种都可行。
48.可选地，如图2所示，所述精简矩阵模块还包括数据处理子模块，所述数据处理子模块用于对经所述精简矩阵模块传递的数据进行处理，以适配访问模块和被访问模块的读写要求。
49.上述实施例中，数据处理子模块用于实现所述精简矩阵模块读写不同字节类型数据的功能，如1/2/4/8字节读/写，该功能可通过配置不同的步进配置寄存器来实现，从而输出/输入相应字节的数据。
50.可选地，如图3所示，所述雷达基带结构包括：多个存储器，且同一所述存储器不能同时被两个不同的访问指令配置为被访问模块。也就是说，cpu生成的各所述访问指令中，不同时将同一个所述存储器配置为被访问模块。图3中的基带结构包括6个存储器(第一存储器mem0至第六存储器mem5)，在其他实施例中，存储器的个数也可根据需要调整。
51.采用上述实施例，对于具有多个存储器的雷达基带结构，只要不同时访问同一个存储器，即不发生冲突，就可以实现多通道并行运行，同时进行一个数据处理流程中的多个步骤(即访问过程)，甚至同时进行多个数据处理流程，从而实现节省时间，提高效率。例如，设该雷达基带结构包括三个存储器：第一存储器mem0至第三存储器mem2，数据处理流程为：cpu通过所述cpu接口模块分别读取第一存储器mem0和第二存储器mem1中的数据进行相乘，将乘法结果进行fft变换，再将fft变换结果写入第三存储器mem2，则分别读取第一存储器mem0和第二存储器mem1中的数据这一访问过程，与将结果写入第三存储器mem2这一访问过程可以同时进行，即，在先的数据处理结果在进行写入的同时，在后的数据可以继续进行读取，不必等待在先的数据处理结果写入完成再读取在后的数据。
52.可选地，如图3所示，所述雷达基带结构中，数据处理模块可为：
53.数据预处理模块、数学运算模块、恒虚警检测模块、快速傅里叶变换模块或角度到达模块。上述各模块优选采用硬件实现，且均与所述精简矩阵模块直接连接。
54.不同的数据处理流程需要不同的数据计算，采用硬件形式的模块将cpu承担的部分数据计算功能分离出cpu，各个模块可以根据需要进行灵活组合。并且通过硬件加速，有助于进一步提高雷达处理数据的效率。数据预处理模块(为便于表示，在图3中简称dataprep)用于对雷达采样数据进行预处理。数学运算模块(在图3中简称alu)用于完成数学运算，包括乘法器、加法器、减法器、累加器和矩阵乘法器等不同种类，可根据需要设置。
恒虚警检测模块(在图3中简称cfar)用于进行恒虚警检测，快速傅里叶变换模块(在图3中简称fft)用于进行fft变换，角度达到模块(在图3中简称dpk)用于测量目标方向。需要说明的是，若要实现其他计算，也可以根据实际情况在cpu中添加相应的软件形式模块，或在雷达基带结构中添加相应的硬件形式模块。
55.可选地，如图3所示，所述雷达基带结构还包括至少一个直接存储器访问模块，所述直接存储器访问模块均与所述精简矩阵模块连接，用于分别向两个不同的模块发起读访问和写访问，以实现在两个模块之间传递数据。也就是说，直接存储器访问模块能够作为访问模块主动发起访问，实现在两个不能被配置为访问模块(即不能主动发起访问)的模块之间搬运数据。例如：第一存储器mem0要将数据写入到第二存储器mem1，但第一存储器mem0不能作为访问模块主动发起访问，则可配置直接存储器访问模块(在图3中简称dma)为访问模块，向第一存储器mem0发起读访问，并向第二存储器mem1发起写访问，然后启动直接存储器访问模块，就可实现将第一存储器mem0的数据搬运到第二存储器mem1。
56.进一步地，所述连接处理子模块选择访问模块和被访问模块之间的传输通道，包括：
57.将访问模块的目的地配置寄存器配置为被访问模块的地址，选择访问模块至精简矩阵模块的传输通道与精简矩阵模块至被访问模块的传输通道。配置的目的地配置寄存器为读寄存器还是写寄存器，根据访问类型确定。
58.采用上述实施例，访问模块与被访问模块之间的数据经过精简矩阵模块转发，若精简矩阵模块包括数据处理子模块，则能够对以转发形式传递的数据进行处理，适配访问模块和被访问模块的读写要求。
59.如图4所示，本发明还提供了一种雷达基带结构配置方法，配置如上述任一项实施例所述的雷达基带结构，该方法包括如下步骤：
60.步骤402，获取cpu生成的访问指令，并通过所述cpu接口模块发送至对应的访问模块；
61.步骤404，基于所述访问指令，所述精简矩阵模块选择每个访问过程中访问模块与被访问模块之间的传输通道；
62.步骤406，各访问模块和对应的被访问模块通过建立的传输通道传递数据。
63.采用上述方法配置雷达基带结构，基带各个模块可以根据需求灵活组合，大大提高了雷达基带系统的灵活性和重构性，能够实现不同的功能。
64.可选地，步骤404中，所述精简矩阵模块选择每个访问过程中访问模块与被访问模块之间的传输通道，包括：
65.基于所述访问指令在寻址表中进行查找，并根据查找结果选择访问模块和被访问模块之间的传输通道；所述寻址表中包括所述雷达基带结构中各模块之间可连通的访问关系。
66.上述实施例中，寻址表中包括所述雷达基带结构中各模块之间可连通的访问关系，而对于不可连通的模块之间的关系则可不予以考虑，减少冗余，实现精简。
67.进一步地，所述根据查找结果选择访问模块和被访问模块之间的传输通道，包括：
68.若所述寻址表中存在访问模块和被访问模块之间访问关系，则根据访问关系，将被访问模块的地址配置到访问模块的目的地寄存器，选择访问模块至所述精简矩阵模块的
传输通道以及所述精简矩阵模块至被访问模块的传输通道；
69.若所述寻址表中不存在访问模块和被访问模块之间访问关系，则反馈配置错误。
70.上述实施例中，对于寻址表中存储有访问关系的访问模块和被访问模块，可直接建立连接，而对于没有存储有访问关系的访问模块和被访问模块，如果访问过程是读，可给读使能，返回空数据，访问无效中断启动；如果是写，则可直接访问无效中断启动；无效中断给到cpu，cpu可知配置错误。
71.可选地，所述雷达基带结构配置方法还包括：
72.在所述获取cpu生成的访问指令，并通过所述cpu接口模块发送至对应的访问模块之前，执行如下步骤：
73.步骤400，对所述雷达基带结构进行配置初始化。
74.通过配置初始化，可以解除雷达基带结构中的连接关系，进而实现重新根据需要配置相应的数据处理流程，从而完成雷达基带结构中传输数据的连接方式的重构。
75.如图5所示，本发明给出了一种根据实际需要配置后的雷达基带结构连接方式，可通过配置图3所示的雷达基带结构实现，数据处理流程包括：数据预处理模块dataprep读取第一存储器mem0的数据进行预处理后，输出数据给到快速傅里叶变换模块fft，快速傅里叶变换模块fft输出数据存到mem1，恒虚警检测模块cfar读取第二存储器mem1中数据进行处理，输出数据存到第三存储器mem2。
76.如图6所示，本发明给出了另一种根据实际需要配置后的雷达基带结构连接方式，同样可通过配置图3所示的雷达基带结构实现，数据处理流程包括：数据直接给到数据预处理模块dataprep，数据预处理模块dataprep处理后数据输出数据存到第一存储器mem0，直接存储器访问模块dma从第一存储器mem0中读取数据给到数学运算模块alu，数学运算模块alu读取第二存储器mem1中校准参数做完校准后将数据给到快速傅里叶变换模块fft，快速傅里叶变换模块fft输出数据存到第二存储器mem1。
77.在其他实施例中，也可根据需要实现其他雷达基带结构连接方式。
78.本发明还提供了一种雷达系统，包括如上述任一项实施例所述雷达基带结构。
79.综上所述，本发明提供了一种雷达系统、雷达基带结构及配置方法，可基于访问指令进行配置，以适应不同的数据处理流程，无需改变硬件连接，即可实现不同的功能；配置方法可对雷达基带结构进行相应的配置，以实现所需的数据处理流程；雷达系统可重构能力强，灵活性好，能够适配不同的工作模式。
80.需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
…”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
81.本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：rom、ram、磁碟或者光
盘等各种可以存储程序代码的介质中。
82.最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
技术特征：1.一种雷达基带结构，其特征在于，包括如下模块：cpu接口模块、精简矩阵模块、至少两个数据处理模块和至少一个存储器；各模块均具有相应的地址；所述cpu接口模块连接cpu；cpu在所述雷达基带结构中配置访问模块和被访问模块，所述cpu接口模块用于获取cpu生成的访问指令，并发送至对应的访问模块，所述访问指令包括被访问模块地址及访问类型；所述精简矩阵模块与所述雷达基带结构中的各模块均连接；所述精简矩阵模块包括寻址表和连接处理子模块，所述寻址表用于确定访问关系，所述连接处理子模块用于基于所述访问指令在所述寻址表中进行查找，并根据查找结果选择访问模块和被访问模块之间的传输通道，以实现在访问过程中传递相应的数据；所述数据处理模块用于执行相应的数据处理；所述存储器用于存储数据。2.根据权利要求1所述的雷达基带结构，其特征在于，所述精简矩阵模块还包括数据处理子模块，所述数据处理子模块用于对经所述精简矩阵模块传递的数据进行处理，以适配访问模块和被访问模块的读写要求。3.根据权利要求1所述的雷达基带结构，其特征在于，包括：多个存储器；其中，同一所述存储器不能同时被两个不同的访问指令配置为被访问模块。4.根据权利要求1所述的雷达基带结构，其特征在于，所述数据处理模块为：数据预处理模块、数学运算模块、恒虚警检测模块、快速傅里叶变换模块或角度到达模块。5.根据权利要求1所述的雷达基带结构，其特征在于，还包括：至少一个直接存储器访问模块，所述直接存储器访问模块用于分别向两个不同的模块发起读访问和写访问，以实现在两个模块之间传递数据。6.一种雷达基带结构配置方法，其特征在于，配置如权利要求1-5任一项所述的雷达基带结构，包括如下步骤：获取cpu生成的访问指令，并通过所述cpu接口模块发送至对应的访问模块；基于所述访问指令，所述精简矩阵模块选择每个访问过程中访问模块与被访问模块之间的传输通道；各访问模块和对应的被访问模块通过建立的传输通道传递数据。7.根据权利要求6所述的方法，其特征在于，所述精简矩阵模块选择每个访问过程中访问模块与被访问模块之间的传输通道，包括：基于所述访问指令在寻址表中进行查找，并根据查找结果选择访问模块和被访问模块之间的传输通道；所述寻址表中包括所述雷达基带结构中各模块之间可连通的访问关系。8.根据权利要求7所述的方法，其特征在于，所述根据查找结果选择访问模块和被访问模块之间的传输通道，包括：若所述寻址表中存在访问模块和被访问模块之间访问关系，则根据访问关系，将被访问模块的地址配置到访问模块的目的地寄存器，选择访问模块至所述精简矩阵模块的传输
通道以及所述精简矩阵模块至被访问模块的传输通道；若所述寻址表中不存在访问模块和被访问模块之间访问关系，则反馈配置错误。9.根据权利要求6所述的方法，其特征在于，还包括：在所述获取cpu生成的访问指令，并通过所述cpu接口模块发送至对应的访问模块之前，对所述雷达基带结构进行配置初始化。10.一种雷达系统，其特征在于，包括如权利要求1-5中任一项所述雷达基带结构。
技术总结本发明涉及雷达通信技术领域，特别涉及一种雷达系统、雷达基带结构及配置方法，其中，雷达基带结构包括：CPU接口模块、精简矩阵模块、至少两个数据处理模块和至少一个存储器；各模块均具有相应的地址；CPU接口模块连接CPU；精简矩阵模块与雷达基带结构中的各模块均连接；精简矩阵模块包括寻址表和连接处理子模块，寻址表用于确定访问关系，连接处理子模块用于基于访问指令在寻址表中进行查找，并根据查找结果选择访问模块和被访问模块之间的传输通道，以实现在访问过程中传递相应的数据；数据处理模块用于执行相应的数据处理；存储器用于存储数据。本发明提供的雷达基带结构能够根据实际需要灵活配置，可重构性强。可重构性强。可重构性强。
技术研发人员：吴雪晴 梁彦军 秦建军 乔龙
受保护的技术使用者：斯凯瑞利（北京）科技有限公司
技术研发日：2022.06.23
技术公布日：2022/11/1
