1.本发明涉及通信技术领域，尤其涉及一种时钟校准结构及其校准方法。
背景技术：2.弛张振荡器(relaxation oscillator，简称rosc)主要用来产生非正弦波输出讯号，如方波或三角波。弛张振荡器内含有像是电晶体之类的非线性元件，可以周期性的把储存于电容或电感中的能量释放出来，使得输出讯号波形瞬间改变。产生方波的弛张振荡器可以用在序向逻辑电路(如:计时器、计数器)的时脉讯号。弛张振荡器是一种片内rc振荡器，没有输入信号，带选频网络的正反馈放大器。由电阻，电容元件组成选频网络，具有易于实现，可移植性强，高频率稳定度，低功耗等优点，广泛应用于微控制器当中。
3.但是，普通弛张振荡器通过电阻、电容、比较器实现，精度低，无法满足芯片精准计数需求。
技术实现要素：4.本发明的目的在于提供一种时钟校准结构及其校准方法，用于解决现有技术中普通弛张振荡器精度低，无法满足芯片精准计数需求的问题。
5.为了实现上述目的，本发明提供如下技术方案：
6.第一方面，本发明提供一种时钟校准结构，包括：
7.弛张振荡器、晶体振荡器、频率综合器、数字运算控制电路以及计数器；
8.所述弛张振荡器的一端与所述数字运算控制电路相连，所述弛张振荡器的另一端与所述计数器相连；所述晶体振荡器以及所述频率综合器均与所述计数器相连；所述计数器与所述数字运算控制电路相连；所述晶体振荡器以及所述频率综合器相互连接；
9.所述计数器用于对所述弛张振荡器、所述晶体振荡器以及所述频率综合器产生的时钟信号进行计数；所述数字运算控制电路用于调节所述弛张振荡器的频率；所述晶体振荡器用于对所述弛张振荡器的频率进行初始校准，所述频率综合器用于对所述弛张振荡器的频率进行二次校准。
10.第二方面，本发明提供一种时钟校准方法，其特征在于，采用权利要求1-4任一所述的时钟校准结构进行校准，方法包括：
11.启动弛张振荡器以及晶体振荡器；
12.以所述晶体振荡器输出的第一频率作为基准频率，采用计数器对所述弛张振荡器进行时钟计数，得到第一时钟数；
13.通过数字运算控制电路，对所述弛张振荡器的频率进行初始校准，以使所述第一时钟数满足初始预设条件；
14.启动频率综合器，产生第二频率；
15.以所述第二频率作为基准频率，采用计数器对所述弛张振荡器进行时钟计数，得到第二时钟数；
16.通过所述数字运算控制电路，对所述弛张振荡器的频率进行二次校准，以使所述第二时钟数满足目标预设条件，校准完成。
17.与现有技术相比，本发明提供的时钟校准结构及其校准方法。通过设置弛张振荡器、晶体振荡器、频率综合器、数字运算控制电路以及计数器构成时钟校准电路，采用晶体振荡器用于对弛张振荡器的频率进行初始校准，采用频率综合器用于对弛张振荡器的频率进行二次校准，解决了现有技术中普通弛张振荡器通过电阻、电容、比较器实现，精度低，无法满足芯片精准计数需求的问题，通过晶体振荡器以及频率综合器校准弛张振荡器频率，能够实现高频率精度弛张振荡器性能。
附图说明
18.此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
19.图1为本发明提供的时钟校准电路示意图；
20.图2为本发明提供的时钟校准电路中弛张振荡器结构连接示意图；
21.图3为本发明提供的弛张振荡器结构中电容开关阵列示意图；
22.图4为本发明提供的时钟校准方法流程示意图。
23.附图标记：110-弛张振荡器，120-晶体振荡器，130-频率综合器，140-数字运算控制电路，150-计数器，电容开关阵列210、比较器220，电阻230。
具体实施方式
24.为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
25.需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
26.本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b的情况，其中a，b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
27.针对本方案中使用到的术语，下面进行相应的解释：
28.弛张振荡器(relaxation oscillator，rosc)，主要用来产生非正弦波输出讯号，如方波或三角波。弛张振荡器内含有像是电晶体之类的非线性元件，可以周期性的把储存
于电容或电感中的能量释放出来，使得输出讯号波形瞬间改变。
29.产生方波的弛张振荡器可以用在序向逻辑电路(如:计时器、计数器)的时脉讯号，虽然通常时脉讯号常会选择比较稳定的晶体振荡器。输出三角波(或称锯齿波)的振荡器通常用在以时间为基准、在示波器或电视中的阴极射线管中产生水平反射讯号。在频率产生器中，三角波也常用来整型以输出接近正弦波的讯号。弛张振荡器是一种复振器。
30.晶体振荡器：是指从一块石英晶体上按一定方位角切下薄片(简称为晶片)，石英晶体谐振器，简称为石英晶体或晶体、晶振；而在封装内部添加ic组成振荡电路的晶体元件称为晶体振荡器。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。可以应用于各个场景中，例如：通用晶体振荡器，用于各种电路中，产生振荡频率。时钟脉冲用石英晶体谐振器，与其它元件配合产生标准脉冲信号，广泛用于数字电路中。微处理器用石英晶体谐振器以及钟表用石英晶体振荡器等等。
31.频率综合器：频率综合器是现代电子系统的重要组成部分，是现代通信系统、雷达、测试设备中的关键器件，能够提供高精度、高稳定度的频率。3种基本的频率合成方法：
①
直接频率合成；
②
锁相频率合成；
③
直接数字频率合成(dds)。
32.计数器：计数是一种最简单基本的运算。计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有rs触发器、t触发器、d触发器及jk触发器等。
33.普通松弛振荡器通过电阻、电容、比较器实现，精度低，无法满足芯片精准计数需求。针对松弛振荡器频率精度较低问题，本方案通过校准实现高精度松弛振荡器。
34.接下来，结合附图对本说明书实施例提供的方案进行说明：
35.图1为本发明提供的时钟校准电路示意图。如图1所示，时钟校准结构可以包括：弛张振荡器110、晶体振荡器120、频率综合器130、数字运算控制电路140以及计数器150；所述弛张振荡器110的一端与所述数字运算控制电路140相连，所述弛张振荡器110的另一端与所述计数器150相连；所述晶体振荡器120以及所述频率综合器130均与所述计数器150相连；所述计数器150与所述数字运算控制电路140相连；所述晶体振荡器120以及所述频率综合器130相互连接；所述计数器150用于对所述弛张振荡器110、所述晶体振荡器120以及所述频率综合器130产生的时钟信号进行计数；所述数字运算控制电路140用于调节所述弛张振荡器110的频率；所述晶体振荡器120用于对所述弛张振荡器110的频率进行初始校准，所述频率综合器130用于对所述弛张振荡器110的频率进行二次校准。
36.如图1所示，计数器可以为1个或者两个，图1中以两个计数器为例。在实际应用中两个计数器中，一个可以用于在使用晶体振荡器输出信号作为基准频率时，对松弛振荡器时钟个数进行计数，另一个可以用于在使用频率综合器输出信号作为基准频率时，对松弛振荡器的时钟个数进行计数。当只存在一个计数器时，该计数器可以在不同阶段对弛张振荡器的时钟个数进行计数。
37.先用晶体振荡器对松弛振荡器输出的时钟信号进行计数，得到第一时钟数值，并对第一时钟数值进行处理，误差大就调整弛张振荡器的电容阵列或者频率。校准时，晶体振荡器对频率进行粗校准。频率综合器是在晶体振荡器的基础上进行倍频，精度更高，粗校准
之后，再用精度更高的频率综合器进行校准。计数器1是晶体振荡器输出的时钟计松弛振荡器的频率。计数器2是用频率综合器输出的时钟计松弛振荡器的频率，计数器1精度高于计数器2。
38.可选的，所述弛张振荡器对应的弛张振荡器电路可以结合图2进行说明：图2为本发明提供的时钟校准电路中弛张振荡器结构连接示意图。如图2所示，弛张振荡器对应的弛张振荡器电路中至少可以包括电容开关阵列210、比较器220以及电阻230，所述比较器220的输入端与不同的电源连接，所述比较器220的输出端与所述电容开关阵列210连接；所述电阻230与所述电容开关阵列210并联接地；
39.所述比较器220基于输入的第一电压以及第二电压，比较后得到电压结果，并将所述电压结果传输至所述电容开关阵列210。
40.如图2所示，电压v1和v2输入至比较器，比较器220比较电压v1和v2，将电压结果重置逻辑之后，输入至电容开关阵列210中，电阻230有一端接地，电容开关阵列210有一端也接地。
41.在具体进行调节时，数字运算控制电路通过调节电容开关阵列中的电容code值来调节弛张振荡器的频率。其中，所述电容阵列的等效电容值随电容的code值增大而增大。
42.进一步地，电容开关阵列的具体结构可以结合图3进行说明。图3为本发明提供的弛张振荡器结构中电容开关阵列示意图。如图3所示，电容开关阵列中至少可以包括n个开关以及电容，一个开关与一个电容串联形成电容开关支路，n个开关以及电容形成n个电容开关支路，n个电容开关支路并联接入弛张振荡器电路中。
43.可选的，所述弛张振荡器、晶体振荡器以及频率综合器均与振荡器驱动模块连接；所述振荡器驱动模块提供电压驱动所述弛张振荡器、晶体振荡器以及频率综合器起振并维持振荡。
44.采用上述图1中的时钟校准结构，可以对弛张振荡器的频率进行校准，具体校准方法可以结合图4进行说明：
45.图4为本发明提供的时钟校准方法流程示意图。如图4所示，该校准流程可以包括以下步骤：
46.步骤410：启动弛张振荡器以及晶体振荡器。
47.启动时，可以通过外部触发电路进行触发，也可以通过控制器来控制，具体启动方式可以根据实际应用需求进行设置，本说明书对此不作具体限定。
48.步骤420：以所述晶体振荡器输出的第一频率作为基准频率，采用计数器对所述弛张振荡器进行时钟计数，得到第一时钟数。
49.步骤430：通过数字运算控制电路，对所述弛张振荡器的频率进行初始校准，以使所述第一时钟数满足初始预设条件。
50.步骤440：启动频率综合器，产生第二频率。
51.步骤450：以所述第二频率作为基准频率，采用计数器对所述弛张振荡器进行时钟计数，得到第二时钟数。
52.步骤460：通过所述数字运算控制电路，对所述弛张振荡器的频率进行二次校准，以使所述第二时钟数满足目标预设条件，校准完成。
53.图4中的方法，通过启动弛张振荡器以及晶体振荡器；以晶体振荡器输出的第一频
率作为基准频率，采用计数器对弛张振荡器进行时钟计数，得到第一时钟数；通过数字运算控制电路，对弛张振荡器的频率进行初始校准，以使第一时钟数满足初始预设条件；启动频率综合器，产生第二频率；以第二频率作为基准频率，采用计数器对弛张振荡器进行时钟计数，得到第二时钟数通过所述字运算控制电路，对弛张振荡器的频率进行二次校准，以使第二时钟数满足目标预设条件，校准完成。采用晶体振荡器用于对弛张振荡器的频率进行初始校准，采用频率综合器用于对弛张振荡器的频率进行二次校准，解决了现有技术中普通弛张振荡器通过电阻、电容、比较器实现，精度低，无法满足芯片精准计数需求的问题，通过晶体振荡器以及频率综合器校准弛张振荡器频率，能够实现高频率精度弛张振荡器性能。
54.基于图4的方法，本说明书实施例还提供了该方法的一些具体实施方式，下面进行说明。
55.可选的，启动所述弛张振荡器之后，所述弛张振荡器产生第三频率，所述方法还可以包括：
56.获取所述弛张振荡器输出频率设定的目标值；
57.将所述目标值与所述第一频率的比值确定为第一参数；
58.初始校准时，所述第一时钟数满足的初始预设条件为：其中，x1表示第一时钟数，n1表示第一参数，f3表示弛张振荡器产生的第三频率，f1表示晶体振荡器输出的第一频率，f4表示弛张振荡器输出频率设定的目标值。
59.可选的，方法还可以包括：
60.基于公式：计算第二参数；其中，n2表示第二参数，f2表示频率综合器产生的第二频率；
61.二次校准时，所述第二时钟数满足的初始预设条件为：其中，x2表示第二时钟数，
62.可选的，通过数字运算控制电路，对所述弛张振荡器的频率进行初始校准，以使所述第一时钟数满足初始预设条件，具体可以包括：
63.所述数字运算控制电路计算得到需要调节弛张振荡器的第一时钟数之后，若所述弛张振荡器的频率高于所述弛张振荡器输出频率设定的目标值，则增加电容值；
64.若所述弛张振荡器频率高于所述弛张振荡器输出频率设定的目标值，则减小电容值。即数字运算控制电路计算得到需要调节松弛振荡器的第一时钟数，如果松弛振荡器频率高于目标频率，则可以增加电容code值；如果松弛振荡器频率高于目标频率，则减小电容code值；电容阵列等效电容值随code值增大而增大。
65.同样的，在进行二次校准时，采用上述相同方式也可以与目标值进行比较，从而调
节松弛振荡器频率。
66.本说明书实施例中的技术方案具有以下优点：
67.1)采用晶体振荡器用于对弛张振荡器的频率进行初始校准，采用频率综合器用于对弛张振荡器的频率进行二次校准，解决了现有技术中普通弛张振荡器通过电阻、电容、比较器实现，精度低，无法满足芯片精准计数需求的问题，通过晶体振荡器以及频率综合器校准弛张振荡器频率，能够实现高频率精度弛张振荡器性能，提高松弛振荡器频率精度。
68.2)通过芯片内松弛振荡器频率校准，替代片外xo，降低芯片成本。
69.在实际应用中，上述实施例中的制备方法可以依赖于制备装置以及制备设备进行实现，其中，制备设备还可以包括存储器。存储器用于存储执行本发明方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本发明实施例提供的制备方法。
70.其中，存储器可以是只读存储器(read-only memory，rom)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，ram)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，eeprom)、只读光盘(compact disc read-only memory，cd-rom)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过通信线路与处理器相连接。存储器也可以和处理器集成在一起。
71.可选的，本发明实施例中的计算机执行指令也可以称之为应用程序代码，本发明实施例对此不作具体限定。
72.本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，本发明能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
73.本说明书中的处理器还可以具有存储器的功能。存储器用于存储执行本发明方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本发明实施例提供的方法。
74.存储器可以是只读存储器(read-only memory，rom)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，ram)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，eeprom)、只读光盘(compact disc read-only memory，cd-rom)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过通信线路与处理器相连接。存储器也可以和处理器集成在一起。
75.上述本发明实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digital signal processing，dsp)、asic、现成可编程门阵列(field-programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
76.在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘(digital video disc，dvd)；还可以是半导体介质，例如，固态硬盘(solid state drive，ssd)。
77.尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
78.尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
技术特征：1.一种时钟校准结构，其特征在于，包括：弛张振荡器、晶体振荡器、频率综合器、数字运算控制电路以及计数器；所述弛张振荡器的一端与所述数字运算控制电路相连，所述弛张振荡器的另一端与所述计数器相连；所述晶体振荡器以及所述频率综合器均与所述计数器相连；所述计数器与所述数字运算控制电路相连；所述晶体振荡器以及所述频率综合器相互连接；所述计数器用于对所述弛张振荡器、所述晶体振荡器以及所述频率综合器产生的时钟信号进行计数；所述数字运算控制电路用于调节所述弛张振荡器的频率；所述晶体振荡器用于对所述弛张振荡器的频率进行初始校准，所述频率综合器用于对所述弛张振荡器的频率进行二次校准。2.根据权利要求1所述的时钟校准结构，其特征在于，所述弛张振荡器对应的弛张振荡器电路中至少包括电容开关阵列、比较器以及电阻，所述比较器的输入端与不同的电源连接，所述比较器的输出端与所述电容开关阵列连接；所述电阻与所述电容开关阵列并联接地；所述比较器基于输入的第一电压以及第二电压，进行比较后得到电压结果，并将所述电压结果传输至所述电容开关阵列。3.根据权利要求2所述的时钟校准结构，其特征在于，所述电容开关阵列中至少包括n个开关以及n个电容，一个开关与一个电容串联形成电容开关支路，n个开关以及n个电容形成n个电容开关支路，其中，n大于或等于1，当n大于1时，n个电容开关支路并联接入弛张振荡器电路中。4.根据权利要求1所述的时钟校准结构，其特征在于，所述计数器的数量为1个或者2个。5.根据权利要求1所述的时钟校准结构，其特征在于，所述弛张振荡器、晶体振荡器以及频率综合器均与振荡器驱动模块连接；所述振荡器驱动模块提供电压驱动所述弛张振荡器、晶体振荡器以及频率综合器起振并维持振荡。6.根据权利要求2所述的时钟校准结构，其特征在于，所述电容开关阵列的等效电容值随电容的电容值增大而增大。7.一种时钟校准方法，其特征在于，采用权利要求1-6任一所述的时钟校准结构进行校准，方法包括：启动弛张振荡器以及晶体振荡器；以所述晶体振荡器输出的第一频率作为基准频率，采用计数器对所述弛张振荡器进行时钟计数，得到第一时钟数；通过数字运算控制电路，对所述弛张振荡器的频率进行初始校准，以使所述第一时钟数满足初始预设条件；启动频率综合器，产生第二频率；以所述第二频率作为基准频率，采用计数器对所述弛张振荡器进行时钟计数，得到第二时钟数；通过所述数字运算控制电路，对所述弛张振荡器的频率进行二次校准，以使所述第二时钟数满足目标预设条件，校准完成。8.根据权利要求7所述的时钟校准方法，其特征在于，启动所述弛张振荡器之后，所述
弛张振荡器产生第三频率，所述方法还包括：获取所述弛张振荡器输出频率设定的目标值；将所述目标值与所述第一频率的比值确定为第一参数；初始校准时，所述第一时钟数满足的初始预设条件为：其中，x1表示第一时钟数，n1表示第一参数，f3表示弛张振荡器产生的第三频率，f1表示晶体振荡器输出的第一频率，f4表示弛张振荡器输出频率设定的目标值。9.根据权利要求8所述的时钟校准方法，其特征在于，启动频率综合器之后，还包括：基于公式：计算第二参数；其中，n2表示第二参数，f2表示频率综合器产生的第二频率；二次校准时，所述第二时钟数满足的初始预设条件为：其中，x2表示第二时钟数，10.根据权利要求8所述的时钟校准方法，其特征在于，通过数字运算控制电路，对所述弛张振荡器的频率进行初始校准，以使所述第一时钟数满足初始预设条件，具体包括：所述数字运算控制电路计算得到需要调节弛张振荡器的第一时钟数之后，若所述弛张振荡器的频率高于所述弛张振荡器输出频率设定的目标值，则增加电容值；若所述弛张振荡器频率高于弛张振荡器输出频率设定的目标值，则减小电容值。
技术总结本发明公开一种时钟校准结构及其校准方法，本发明涉及通信技术领域，用于解决现有技术中精度低，无法满足芯片精准计数需求的问题。通过设置弛张振荡器、晶体振荡器、频率综合器、数字运算控制电路以及计数器构成时钟校准电路，采用晶体振荡器用于对弛张振荡器的频率进行初始校准，采用频率综合器用于对弛张振荡器的频率进行二次校准，解决了现有技术中普通弛张振荡器通过电阻、电容、比较器实现，精度低，无法满足芯片精准计数需求的问题，通过晶体振荡器以及频率综合器校准弛张振荡器频率，能够实现高频率精度弛张振荡器性能。能够实现高频率精度弛张振荡器性能。能够实现高频率精度弛张振荡器性能。
技术研发人员：ꢀ(74)专利代理机构
受保护的技术使用者：成都爱旗科技有限公司
技术研发日：2022.07.15
技术公布日：2022/11/1
