1.本技术涉及集成电路技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术：2.随着半导体技术的发展，有源区(active area，简称aa)之间的绝缘结构普遍采用浅沟槽隔离(shallow trench isolation，简称sti)技术制作。sti结构的形成通常是先在半导体基底上沉积一层氮化硅层，并图案化氮化硅层形成硬掩膜。接着蚀刻基底，在相邻的有源区之间形成陡峭的沟渠。最后，在沟渠中填入氧化物形成有源区隔离结构。
3.然而，沟渠顶角处的保护层过高，导致高介电(high-k，简称hk)膜层在此断开。
技术实现要素：4.基于此，有必要针对现有技术中的沟渠顶角处保护层过高问题提供一种半导体结构及其制备方法。
5.为了实现上述目的，一方面，本发明提供了一种半导体结构，包括：
6.衬底，包括有源区和隔离所述有源区的浅沟槽；
7.浅沟槽隔离结构，位于所述浅沟槽中，所述浅沟槽隔离结构包括隔离层和保护层；
8.其中，所述隔离层覆盖所述浅沟槽的底部以及侧壁的第一部分；所述保护层覆盖所述隔离层的表面以及所述浅沟槽侧壁的第二部分，所述第二部分位于所述第一部分的上方。
9.在其中一个实施例中，覆盖所述浅沟槽侧壁的第二部分的所述保护层的厚度为16nm～24nm，高度为5nm～30nm。
10.在其中一个实施例中，所述隔离层的厚度为8nm～12nm；覆盖所述浅沟槽的底部以及侧壁的第一部分的所述保护层的厚度为8nm～12nm。
11.在其中一个实施例中，所述隔离层包括氧化层，所述保护层包括氮化层。
12.在其中一个实施例中，所述浅沟槽隔离结构还包括覆盖层，所述覆盖层覆盖所述保护层且填满所述浅沟槽。
13.在其中一个实施例中，还包括：
14.栅极介电层，位于所述有源区的顶面上。
15.本发明还提供了一种半导体结构的制备方法，包括：
16.提供衬底，所述衬底中形成有有源区和隔离所述有源区的浅沟槽；
17.于所述浅沟槽中形成隔离层和保护层，所述隔离层覆盖所述浅沟槽的底部以及侧壁的第一部分，所述保护层覆盖所述隔离层的表面以及所述浅沟槽侧壁的第二部分，所述第二部分位于所述第一部分的上方。
18.在其中一个实施例中，形成所述隔离层，包括：
19.于所述浅沟槽的底部和侧壁、以及所述有源区的顶面上形成隔离材料层；
20.去除位于所述浅沟槽侧壁的第二部分的所述隔离材料层。
21.在其中一个实施例中，位于所述有源区的顶面上的所述隔离材料层的厚度，大于位于所述浅沟槽的底部和侧壁的所述隔离材料层的厚度。
22.在其中一个实施例中，去除位于所述浅沟槽侧壁的第二部分的所述隔离材料层，包括：
23.于所述浅沟槽中形成阻挡层，所述阻挡层位于所述隔离层上，所述阻挡层顶面的高度低于所述有源区顶面的高度；
24.对所述阻挡层未覆盖的所述隔离材料层进行刻蚀，以去除位于所述浅沟槽侧壁的第二部分的所述隔离材料层；
25.去除所述阻挡层。
26.在其中一个实施例中，所述有源区顶面的高度与所述阻挡层顶面的高度之差为5nm～30nm。
27.在其中一个实施例中，在去除所述阻挡层之前，还包括：
28.形成第一保护材料层，所述第一保护材料层覆盖所述浅沟槽侧壁的第二部分、以及位于所述有源区上方的所述隔离材料层，所述第一保护材料层的厚度为8nm～12nm。
29.在其中一个实施例中，形成所述保护层，包括：
30.于所述隔离层上方和所述第一保护材料层上方形成第二保护材料层；
31.去除位于所述有源区上方的所述第一保护材料层和所述第二保护材料层，位于所述浅沟槽中的所述第一保护材料层和所述第二保护材料层形成所述保护层。
32.在其中一个实施例中，去除位于所述有源区上方的所述第一保护材料层和所述第二保护材料层，包括：
33.形成覆盖材料层，所述覆盖材料层位于所述第二保护材料层上方；
34.采用平坦化工艺去除部分所述覆盖材料层；
35.依次刻蚀去除位于所述有源区上方的剩余的覆盖材料层、所述第一保护材料层和所述第二保护材料层。
36.在其中一个实施例中，所述阻挡层包括无定形碳层，采用灰化工艺去除所述阻挡层。
37.本发明的半导体结构及其制备方法具有如下有益效果：
38.本发明的半导体结构包括衬底和浅沟槽隔离结构，衬底包括有源区和隔离有源区的浅沟槽，浅沟槽隔离结构位于浅沟槽中且包括隔离层和保护层，隔离层覆盖浅沟槽的底部以及侧壁的第一部分，保护层覆盖隔离层的表面以及浅沟槽测得第二部分，第二部分位于第一部分的上方，这样浅沟槽侧壁的上半部分完全覆盖保护层，可以避免浅沟槽顶角处出现保护层过高的情况，改善浅沟槽顶角处的形貌，从而有利于hk膜层的连续覆盖，进而降低晶体管的导通电压，并且防止氧气从浅沟槽隔离结构渗透到栅极，最终提升半导体结构的性能；
39.本发明的半导体结构的制备方法，先提供衬底，并在衬底中形成有源区和隔离有源区的浅沟槽，再在浅沟槽中形成隔离层和保护层，隔离层覆盖浅沟槽的底部以及侧壁的第一部分，保护层覆盖隔离层的表面以及浅沟槽侧壁的第二部分，第二部分位于第一部分的上方，这样浅沟槽侧壁的上半部分完全覆盖保护层，可以避免浅沟槽顶角处出现保护层过高的情况，改善浅沟槽顶角处的形貌，从而有利于hk膜层的连续覆盖，进而降低晶体管的
导通电压，并且防止氧气从浅沟槽隔离结构渗透到栅极，最终提升半导体结构的性能。
附图说明
40.为了更清楚地说明本技术实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
41.图1为一实施例中提供的半导体结构的部分剖面图；
42.图2为一实施例中提供的半导体结构的制备方法的流程图；
43.图3为一实施例中提供的半导体结构的制备方法中步骤s202所得结构的剖面示意图；
44.图4为一实施例中提供的半导体结构的制备方法中步骤s204所得结构的剖面图；
45.图5为一实施例中提供的形成隔离层的流程图；
46.图6为一实施例中提供的半导体结构的制备方法中步骤s502所得结构的剖面图；
47.图7为一实施例中提供的半导体结构的制备方法中步骤s504所得结构的剖面图；
48.图8为一实施例中提供的半导体结构的制备方法中步骤s504的流程图；
49.图9为一实施例中提供的半导体结构的制备方法中步骤s802所得结构的剖面图；
50.图10为一实施例中提供的半导体结构的制备方法中步骤s804所得结构的剖面图；
51.图11为一实施例中提供的半导体结构的制备方法中步骤s806所得结构的剖面图；
52.图12为一实施例中提供的形成保护层的流程图；
53.图13为一实施例中提供的半导体结构的制备方法中步骤s1200所得结构的剖面图；
54.图14为一实施例中提供的半导体结构的制备方法中步骤s1202所得结构的剖面图；
55.图15为一实施例中提供的半导体结构的制备方法中步骤s1204所得结构的剖面图；
56.图16为一实施例中提供的半导体结构的制备方法中步骤s1204的流程图；
57.图17为一实施例中提供的半导体结构的制备方法中步骤s1602所得结构的剖面图；
58.图18为一实施例中提供的半导体结构的制备方法中步骤s1604所得结构的剖面图。
59.附图标记说明：
60.10、衬底，11、有源区，12、浅沟槽；
61.20、浅沟槽隔离结构；21、隔离层，210、隔离材料层；22、保护层，221、第一保护材料层，222、第二保护材料层；23、覆盖层，230、覆盖材料层；
62.30、栅极介电层；
63.40、阻挡层。
具体实施方式
64.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的首选实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容更加透彻全面。
65.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
66.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为p型且第二掺杂类型可以为n型，或第一掺杂类型可以为n型且第二掺杂类型可以为p型。
67.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
68.在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
69.这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
70.有源区是硅片上做有源器件的区域，由浅沟槽隔离结构隔离而成。形成浅沟槽隔
离结构时，通常是先在衬底上形成硬掩膜层，再蚀刻衬底形成浅沟槽，衬底中未蚀刻的区域形成有源区，最后在浅沟槽中填满氧化物形成有源区的隔离结构。
71.相关技术中，在浅沟槽中填满氧化物之前，先在浅沟槽内外依次铺设氧化物层和氮化物层，并去除有源区上的氧化物层和氮化物层。然而，由于氧化物层比氮化物层相对更易去除，在刻蚀去除氮化物层时，浅沟槽转角处的氧化层会被刻蚀一部分形成凹陷(divot)，进而导致浅沟槽转角处的氮化物层过高，后续在形成外围栅极结构时，转角处凸起的氮化物层容易导致高介电金属栅极在此断开，使得晶体管的导通电压升高，并且，氧气等经由该断开位置会从浅沟槽隔离结构渗透到栅极，最终影响到半导体结构的性能。
72.基于以上原因，本发明提供了一种半导体结构及其制备方法，改变浅沟槽侧壁上半部分的覆盖材料，将浅沟槽侧壁上半部分(尤其是转角位置)覆盖的氧化物替换为氮化物，可以有效避免浅沟槽顶角处出现氮化物层过高的情况，改善浅沟槽顶角处的形貌，从而有利于hk膜层的连续覆盖，进而降低晶体管的导通电压，并且防止氧气从浅沟槽隔离结构渗透到栅极，最终提升半导体结构的性能。
73.请参阅图1，本发明提供一种半导体结构，该半导体结构包括衬底10和浅沟槽隔离结构20。衬底10包括有源区11和隔离有源区11的浅沟槽12。浅沟槽隔离结构20位于浅沟槽12中。浅沟槽隔离结构20包括隔离层21和保护层22。其中，隔离层21覆盖浅沟槽12的底部以及侧壁的第一部分。保护层22覆盖隔离层21的表面以及浅沟槽12侧壁的第二部分，第二部分位于第一部分的上方。
74.其中，有源区11是衬底10上形成晶体管的区域。具体地，晶体管可以包括栅极、源极、漏极和侧墙，源极和漏极位于栅极的两侧，侧墙位于源极和栅极之间、以及漏极和栅极之间。
75.浅沟槽12是衬底10中开设且未贯穿衬底10的凹槽。浅沟槽12位于相邻两个有源区11之间。浅沟槽隔离结构20设置在浅沟槽12中，可以于衬底10内隔离出若干个间隔排布的有源区11。
76.上述半导体结构，包括衬底和浅沟槽隔离结构，衬底包括有源区和隔离有源区的浅沟槽，浅沟槽隔离结构位于浅沟槽中且包括隔离层和保护层，隔离层覆盖浅沟槽的底部以及侧壁的第一部分，保护层覆盖隔离层的表面以及浅沟槽测得第二部分，第二部分位于第一部分的上方，这样浅沟槽侧壁的上半部分完全覆盖保护层，可以避免浅沟槽顶角处出现保护层过高的情况，改善浅沟槽顶角处的形貌，从而有利于hk膜层的连续覆盖，进而降低晶体管的导通电压，并且防止氧气从浅沟槽隔离结构渗透到栅极，最终提升半导体结构的性能。
77.具体地，衬底10可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。衬底10可以为单层结构，也可以为多层结构。例如，衬底10可以是诸如硅(si)衬底、硅锗(sige)衬底、硅锗碳(sigec)衬底、碳化硅(sic)衬底、砷化镓(gaas)衬底、砷化铟(inas)衬底、磷化铟(inp)衬底或其它的iii/v半导体衬底或ii/vi半导体衬底。或者，衬底可以是包括诸如si/sige、si/sic、绝缘体上硅(soi)或绝缘体上硅锗的层状衬底。因此衬底的类型不应限制本公开的保护范围。
78.在衬底10包括p型衬底时，可以通过注入n型离子以形成有源区11；在衬底包括n型衬底时，可以通过注入p型离子以形成有源区11。有源区11可以为p型有源区，也可以为n型
有源区。p型有源区可以形成n型金属氧化物半导体(negative channel metal oxide semiconductor，简称nmos)器件，n型有源区可以形成p型金属氧化物半导体(positive channel metal oxide semiconductor，简称pmos)器件。
79.请参阅图1，在一些实施例中，覆盖浅沟槽12侧壁的第二部分的保护层22的厚度a，等于隔离层21的厚度b与覆盖浅沟槽12的底部以及侧壁的第一部分的保护层22的厚度c之和。
80.其中，隔离层21的厚度为隔离层21在所覆盖表面的垂直方向上的厚度，保护层22的厚度为保护层22在所覆盖表面的垂直方向上的厚度。
81.在本实施例中，覆盖浅沟槽12侧壁的第二部分的保护层22的厚度a，等于隔离层21的厚度b与覆盖浅沟槽12的底部以及侧壁的第一部分的保护层22的厚度c之和，主要包括：覆盖浅沟槽12侧壁的第二部分的保护层22的厚度，等于覆盖浅沟槽12侧壁的第一部分的保护层22的厚度与覆盖浅沟槽12侧壁的第一部分的隔离层21的厚度之和。在实际应用中，覆盖浅沟槽12侧壁的第一部分的保护层22的厚度，等于覆盖浅沟槽12底部的保护层22的厚度；覆盖浅沟槽12侧壁的第一部分的隔离层21的厚度，等于覆盖浅沟槽12底部的隔离层21的厚度。因此，覆盖浅沟槽12侧壁的第二部分的保护层22的厚度，等于隔离层21的厚度与覆盖浅沟槽12的底部以及侧壁的第一部分的保护层22的厚度之和。
82.上述实施例中，覆盖浅沟槽侧壁的第二部分的保护层的厚度，等于隔离层的厚度与覆盖浅沟槽的底部以及侧壁的第一部分的保护层的厚度之和，即浅沟槽侧壁的第二部分覆盖的保护层的厚度，等于浅沟槽侧壁的第一部分覆盖的隔离层和保护层的厚度之和，这样浅沟槽侧壁的各个部分覆盖材料的厚度相同，可以提供平整的覆盖表面，有利于提高浅沟槽填充物的界面特性。
83.请参阅图1，在一些实施例中，隔离层21的厚度b，等于覆盖浅沟槽12的底部以及侧壁的第一部分的保护层22的厚度c。
84.在本实施例中，隔离层21的厚度，等于覆盖浅沟槽12的底部以及侧壁的第一部分的保护层22的厚度，主要包括：覆盖浅沟槽12侧壁的第一部分的保护层22的厚度，等于覆盖浅沟槽12侧壁的第一部分的隔离层21的厚度；以及覆盖浅沟槽12底部的保护层22的厚度，等于覆盖浅沟槽12底部的隔离层21的厚度。在实际应用中，覆盖浅沟槽12侧壁的第一部分的保护层22的厚度，等于覆盖浅沟槽12底部的保护层22的厚度；覆盖浅沟槽12侧壁的第一部分的隔离层21的厚度，等于覆盖浅沟槽12底部的隔离层21的厚度。因此，隔离层21的厚度，等于覆盖浅沟槽12的底部以及侧壁的第一部分的保护层22的厚度。
85.上述实施例中，隔离层的厚度，等于覆盖浅沟槽的底部以及侧壁的第一部分的保护层的厚度，方便在浅沟槽侧壁的第二部分采用保护层代替隔离层。
86.示例性地，隔离层21的厚度为8nm～12nm，如8nm、9nm、10nm、11nm、12nm等。
87.上述实施例中，隔离层的厚度为8nm～12nm，可以有效阻止氧分子向有源区扩散，并且不会影响到保护层覆盖在浅沟槽侧壁上。另外，还可以改善衬底与浅沟槽填充物之间的界面特性。
88.示例性地，覆盖浅沟槽12的底部以及侧壁的第一部分的保护层22的厚度为8nm～12nm，如8nm、9nm、10nm、11nm、12nm等。
89.上述实施例中，覆盖浅沟槽的底部以及侧壁的第一部分的保护层的厚度为8nm～
12nm，有利于覆盖在浅沟槽侧壁上，并且可以明显区分于隔离层，使得有源区上最后剩下隔离层。
90.示例性地，覆盖浅沟槽12侧壁的第二部分的保护层22的厚度a为16nm～24nm，如16nm、17nm、18nm、19nm、20nm、21nm、22nm、23nm、24nm等。
91.上述实施例中，覆盖浅沟槽侧壁的第二部分的保护层的厚度为16nm～24nm，可以较好地附着在浅沟槽侧壁的第二部分上，并且与覆盖浅沟槽侧壁的第二部分的材料厚度一致，使得浅沟槽侧壁的各个部分覆盖材料的厚度相同。另外，也不会造成保护层过高。
92.请参阅图1，在一些实施例中，覆盖浅沟槽12侧壁的第二部分的保护层22的高度h为5nm～30nm，如5nm、7.5nm、10nm、12.5nm、15nm、17.5nm、20nm、22.5nm、25nm、27.5nm、30nm等。
93.其中，保护层22的高度h为保护层22在垂直于衬底10底面的方向上的高度。
94.上述实施例中，覆盖浅沟槽侧壁的第二部分的保护层的高度为5nm～30nm，可以避免浅沟槽顶角处出现保护层过高的情况，并且可以尽可能维持隔离层的覆盖面积，从而有效阻止氧分子向有源区扩散，并且改善衬底与浅沟槽填充物之间的界面特性。
95.在一些实施例中，隔离层21包括氧化层，保护层22包括氮化层。
96.上述实施例中，隔离层包括氧化层，可以有效阻止氧分子向有源区扩散，并且改善衬底与浅沟槽填充物之间的界面特性。保护层包括氮化层，可以起到较好的保护效果。
97.示例性地，隔离层21包括二氧化硅层，保护层22包括氮化硅层。
98.上述实施例中，隔离层包括二氧化硅层，保护层包括氮化硅层，原材料普遍，生产工艺成熟，实现成本低，并且性质稳定。另外，还与衬底具有相同的组分。
99.如图1所示，在一些实施例中，浅沟槽隔离结构20还包括覆盖层23，覆盖层23覆盖保护层22且填满浅沟槽12。
100.上述实施例中，在保护层上形成覆盖层并将浅沟槽填满，从而在有源区之间形成隔离结构。
101.示例性地，覆盖层23包括氧化物层，如二氧化硅层。原材料普遍，生产工艺成熟，实现成本低，并且性质稳定。另外，还与衬底具有相同的组分。
102.如图1所示，在一些实施例中，该半导体结构还包括栅极介电层30，栅极介电层30位于有源区11的顶面上。
103.上述实施例中，在有源区的顶面上形成栅极介电层，可以与栅极介电层上形成的栅极层组成hk膜层。
104.示例性地，栅极介电层30可以采用高k介电常数的材料形成，如氧化铝(al2o3)、氧化铪(hfo2)、氮氧化铪(hfon)、氧化锆(zro2)、氧化钽(ta2o5)、氧化钛(tio2)、锶钛氧化物(srtio3)等。
105.在一些实施例中，该半导体结构还包括栅极导电层(图未示出)，栅极导电层位于栅极介电层30上。
106.示例性地，栅极导电层可以包括但不限于氮化钛(titanium nitride，tin)、钛(titanium，ti)、硅化钨(tungsten silicide，si2w)及钨(tungsten，w)等等中的任意一种或几种。
107.基于同样的发明构思，请参阅图2，本发明还提供一种半导体结构的制备方法，该
制备方法包括如下步骤：
108.步骤s202，提供衬底，衬底中形成有有源区和隔离有源区的浅沟槽。
109.图3为一实施例中提供的半导体结构的制备方法中步骤s202所得结构的剖面图。请参阅图3，衬底10中设有有源区11和浅沟槽12。
110.步骤s204，于浅沟槽中形成隔离层和保护层，隔离层覆盖浅沟槽的底部以及侧壁的第一部分，保护层覆盖隔离层的表面以及浅沟槽侧壁的第二部分，第二部分位于第一部分的上方。
111.图4为一实施例中提供的半导体结构的制备方法中步骤s204所得结构的剖面图。请参阅图4，浅沟槽12中依次形成隔离层21和保护层22，隔离层21覆盖浅沟槽12的底部及侧壁的下半部分，保护层22覆盖隔离层21的表面以及浅沟槽12侧壁的上半部分。
112.上述半导体结构的制备方法，先提供衬底，并在衬底中形成有源区和隔离有源区的浅沟槽，再在浅沟槽中形成隔离层和保护层，隔离层覆盖浅沟槽的底部以及侧壁的第一部分，保护层覆盖隔离层的表面以及浅沟槽侧壁的第二部分，第二部分位于第一部分的上方，这样浅沟槽侧壁的上半部分完全覆盖保护层，可以避免浅沟槽顶角处出现保护层过高的情况，改善浅沟槽顶角处的形貌，从而有利于hk膜层的连续覆盖，进而降低晶体管的导通电压，并且防止氧气从浅沟槽隔离结构渗透到栅极，最终提升半导体结构的性能。
113.在一些实施例中，步骤s202包括：于衬底上形成硬掩膜层；刻蚀衬底形成浅沟槽；去除硬掩膜层，露出的衬底为有源区。
114.请参阅图5，在一些实施例中，形成隔离层包括：
115.步骤s502，于浅沟槽的底部和侧壁、以及有源区的顶面上形成隔离材料层。
116.图6为一实施例中提供的半导体结构的制备方法中步骤s502所得结构的剖面图。请参阅图6，浅沟槽12的整个内表面、以及有源区11的顶面上均覆盖有隔离材料层210。
117.步骤s504，去除位于浅沟槽侧壁的第二部分的隔离材料层。
118.图7为一实施例中提供的半导体结构的制备方法中步骤s504所得结构的剖面图。请参阅图7，浅沟槽12侧壁的上半部分的隔离材料层210被去除，浅沟槽12侧壁的下半部分的隔离材料层210留下，以形成隔离层。
119.上述实施例中，先在浅沟槽的底部和侧壁、以及有源区的顶面上形成隔离材料层，再去除位于浅沟槽侧壁的第二部分的隔离材料层，使得浅沟槽的底部和侧壁的第一部分的隔离材料层留下形成隔离层，有源区的顶面上的隔离材料层留下形成栅极介电层。
120.示例性地，步骤s502包括：采用沉积工艺于浅沟槽的底部和侧壁、以及有源区的顶面上形成隔离材料层。
121.具体地，沉积工艺可以包括但不限于化学气相沉积工艺(chemical vapor deposition，简称cvd)、原子层沉积工艺(atomic layer deposition，简称ald)、高密度等离子沉积(high density plasma，简称hdp)工艺、等离子体增强沉积工艺及旋涂介质层(spin-on dielectric，简称sod)等工艺中的一种或多种。
122.如图6所示，示例性地，位于有源区11的顶面上的隔离材料层210的厚度，大于位于浅沟槽11的底部和侧壁的隔离材料层210的厚度。这样位于浅沟槽12侧壁的第二部分的隔离材料层210去除干净之后，可以保证有源区11的顶面上有隔离材料层210留下(如图7所示)，以形成栅极介电层。
123.请参阅图8，在一些实施例中，步骤s504包括：
124.步骤s802，于浅沟槽中形成阻挡层，阻挡层位于隔离层上，阻挡层顶面的高度低于有源区顶面的高度。
125.图9为一实施例中提供的半导体结构的制备方法中步骤s802所得结构的剖面图。请参阅图9，浅沟槽12中隔离层21上形成有阻挡层40，阻挡层40的顶面高度低于有源区11的顶面高度。
126.示例性地，步骤s802包括：于浅沟槽的底部和侧壁、以及有源区的顶面上形成阻挡材料层，阻挡材料层填满浅沟槽；采用回刻技术去除浅沟槽侧壁的第二部分、以及有源区的顶面上的阻挡材料层，浅沟槽的底部和侧壁的第一部分上的阻挡材料层形成阻挡层。
127.具体地，可以采用沉积工艺于浅沟槽的底部和侧壁、以及有源区的顶面上形成阻挡材料层。
128.步骤s804，对阻挡层未覆盖的隔离材料层进行刻蚀，以去除位于浅沟槽侧壁的第二部分的隔离材料层。
129.图10为一实施例中提供的半导体结构的制备方法中步骤s804所得结构的剖面图。请参阅图10，浅沟槽12侧壁的下半部分上的隔离材料层210在阻挡层40的作用下保留下来(形成隔离层)，浅沟槽12侧壁的上半部分上的隔离材料层210被去除干净，有源区11的顶面上的隔离材料层210虽然被去除部分，但是有剩余(形成栅极介电层)。
130.具体地，刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺。干法刻蚀至少包括反应离子刻蚀(rie)、感应耦合等离子体刻蚀(icp)或高浓度等离子体刻蚀(hdp)中的任意一种。
131.步骤s806，去除阻挡层。
132.图11为一实施例中提供的半导体结构的制备方法中步骤s806所得结构的剖面图。请参阅图11，阻挡层40被去除，浅沟槽12侧壁的下半部分上的隔离材料层210(即隔离层)暴露出来。
133.示例性地，有源区顶面的高度与阻挡层顶面的高度之差为5nm～30nm，如5nm、7.5nm、10nm、12.5nm、15nm、17.5nm、20nm、22.5nm、25nm、27.5nm、30nm等。
134.上述实施例中，有源区顶面的高度与阻挡层顶面的高度之差为5nm～30nm，使得覆盖浅沟槽侧壁的隔离层被去除的高度为5nm～30nm，这样后续直接覆盖在前沟槽侧壁上的保护层的高度为5nm～30nm，可以在避免浅沟槽顶角处出现保护层过高的情况下，尽可能维持隔离层的覆盖面积，从而有效阻止氧分子向有源区扩散，并且改善衬底与浅沟槽填充物之间的界面特性。
135.示例性地，阻挡层包括无定形碳层。
136.相应地，步骤s806包括：采用灰化工艺去除阻挡层。
137.其中，灰化工艺是处理固体废物的一种方法，可以使固体废物燃烧而转变为二氧化碳、水和灰。
138.上述实施例中，阻挡层包括无定形碳层，可以采用灰化工艺去除阻挡层。
139.请参阅图12，在一些实施例中，在步骤s806之前，该制备方法还包括：
140.步骤s1200，形成第一保护材料层，第一保护材料层覆盖浅沟槽侧壁的第二部分、以及位于有源区上方的隔离材料层，第一保护材料层的厚度为8nm～12nm。
141.图13为一实施例中提供的半导体结构的制备方法中步骤s1200所得结构的剖面
图。请参阅图13，浅沟槽12侧壁的上半部分、以及位于有源区11上方的隔离材料层210上覆盖有第一保护材料层221。
142.具体地，步骤s1200包括：采用沉积工艺形成第一保护材料层。
143.在实际应用中，第一保护材料层会同时覆盖在阻挡层上，去除阻挡层时，阻挡层上的第一保护材料层会同时去除。也可以在第一保护材料层会同时覆盖在阻挡层上之后，先利用光刻工艺去除阻挡层上的第一保护材料层，留下的第一保护材料层覆盖浅沟槽侧壁的第二部分、以及位于有源区上方的隔离材料层。
144.如图12所示，在一些实施例中，形成保护层包括：
145.步骤s1202，于隔离层上方和第一保护材料层上方形成第二保护材料层。
146.其中，步骤s1202可以在步骤s806之后执行。
147.图14为一实施例中提供的半导体结构的制备方法中步骤s1202所得结构的剖面图。请参阅图14，去除阻挡层40之后，隔离层21上方和第一保护材料层221上方覆盖有第二保护材料层222。
148.具体地，步骤s1202包括：采用沉积工艺于隔离层上方和第一保护材料层上方形成第二保护材料层。
149.步骤s1204，去除位于有源区上方的第一保护材料层和第二保护材料层，位于浅沟槽中的第一保护材料层和第二保护材料层形成保护层。
150.图15为一实施例中提供的半导体结构的制备方法中步骤s1204所得结构的剖面图。请参阅图15，有源区11上方的第一保护材料层221和第二保护材料层222被去除，留下浅沟槽12中的第一保护材料层221和第二保护材料层222，以形成保护层。
151.上述实施例中，通过先在浅沟槽侧壁的第二部分上覆盖第一保护材料层，再在隔离层和第一保护材料层上覆盖第二保护材料层，第一保护材料层和第二保护材料层组成的保护层在浅沟槽内的厚度均匀，表面平整。
152.请参阅图16，在一些实施例中，步骤s1204包括：
153.步骤s1602，形成覆盖材料层，覆盖材料层位于第二保护材料层上方。
154.图17为一实施例中提供的半导体结构的制备方法中步骤s1602所得结构的剖面图。请参阅图17，第二保护材料层222上方形成覆盖材料层230。
155.步骤s1604，采用平坦化工艺去除位于有源区上方的覆盖材料层、第一保护材料层和第二保护材料层。
156.图18为一实施例中提供的半导体结构的制备方法中步骤s1604所得结构的剖面图。请参阅图18，有源区11上方的第一保护材料层221、第二保护材料层222、覆盖材料层230被去除。
157.具体地，可以采用湿法刻蚀、干法刻蚀、化学机械研磨工艺或平推刻蚀工艺沿厚度方向进行平坦化处理。
158.上述实施例中，先在第二保护材料层上方形成覆盖材料层，再采用平坦化工艺去除位于有源区上方的覆盖材料层、第一保护材料层和第二保护材料层，利用覆盖层的形成同时去除有源区上方的第一保护材料层和第二保护材料层，并且实现成本低。
159.应该理解的是，虽然图2、5、8、16的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这
些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2、5、8、16中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
160.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
161.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。
技术特征：1.一种半导体结构，其特征在于，包括：衬底，包括有源区和隔离所述有源区的浅沟槽；浅沟槽隔离结构，位于所述浅沟槽中，所述浅沟槽隔离结构包括隔离层和保护层；其中，所述隔离层覆盖所述浅沟槽的底部以及侧壁的第一部分；所述保护层覆盖所述隔离层的表面以及所述浅沟槽侧壁的第二部分，所述第二部分位于所述第一部分的上方。2.根据权利要求1所述的半导体结构，其特征在于，覆盖所述浅沟槽侧壁的第二部分的所述保护层的厚度为16nm～24nm，高度为5nm～30nm。3.根据权利要求1所述的半导体结构，其特征在于，所述隔离层的厚度为8nm～12nm；覆盖所述浅沟槽的底部以及侧壁的第一部分的所述保护层的厚度为8nm～12nm。4.根据权利要求1所述的半导体结构，其特征在于，所述隔离层包括氧化层，所述保护层包括氮化层。5.根据权利要求1所述的半导体结构，其特征在于，所述浅沟槽隔离结构还包括覆盖层，所述覆盖层覆盖所述保护层且填满所述浅沟槽。6.根据权利要求1至4中任一项所述的半导体结构，其特征在于，还包括：栅极介电层，位于所述有源区的顶面上。7.一种半导体结构的制备方法，其特征在于，包括：提供衬底，所述衬底中形成有有源区和隔离所述有源区的浅沟槽；于所述浅沟槽中形成隔离层和保护层，所述隔离层覆盖所述浅沟槽的底部以及侧壁的第一部分，所述保护层覆盖所述隔离层的表面以及所述浅沟槽侧壁的第二部分，所述第二部分位于所述第一部分的上方。8.根据权利要求7所述的制备方法，其特征在于，形成所述隔离层，包括：于所述浅沟槽的底部和侧壁、以及所述有源区的顶面上形成隔离材料层；去除位于所述浅沟槽侧壁的第二部分的所述隔离材料层。9.根据权利要求8所述的制备方法，其特征在于，位于所述有源区的顶面上的所述隔离材料层的厚度，大于位于所述浅沟槽的底部和侧壁的所述隔离材料层的厚度。10.根据权利要求8所述的制备方法，其特征在于，去除位于所述浅沟槽侧壁的第二部分的所述隔离材料层，包括：于所述浅沟槽中形成阻挡层，所述阻挡层位于所述隔离层上，所述阻挡层顶面的高度低于所述有源区顶面的高度；对所述阻挡层未覆盖的所述隔离材料层进行刻蚀，以去除位于所述浅沟槽侧壁的第二部分的所述隔离材料层；去除所述阻挡层。11.根据权利要求10所述的制备方法，其特征在于，所述有源区顶面的高度与所述阻挡层顶面的高度之差为5nm～30nm。12.根据权利要求10所述的制备方法，其特征在于，在去除所述阻挡层之前，还包括：形成第一保护材料层，所述第一保护材料层覆盖所述浅沟槽侧壁的第二部分、以及位于所述有源区上方的所述隔离材料层，所述第一保护材料层的厚度为8nm～12nm。13.根据权利要求12所述的制备方法，其特征在于，形成所述保护层，包括：于所述隔离层上方和所述第一保护材料层上方形成第二保护材料层；
去除位于所述有源区上方的所述第一保护材料层和所述第二保护材料层，位于所述浅沟槽中的所述第一保护材料层和所述第二保护材料层形成所述保护层。14.根据权利要求13所述的制备方法，其特征在于，去除位于所述有源区上方的所述第一保护材料层和所述第二保护材料层，包括：形成覆盖材料层，所述覆盖材料层位于所述第二保护材料层上方；采用平坦化工艺去除位于所述有源区上方的覆盖材料层、所述第一保护材料层和所述第二保护材料层。15.根据权利要求10所述的制备方法，其特征在于，所述阻挡层包括无定形碳层，采用灰化工艺去除所述阻挡层。
技术总结本发明涉及一种半导体结构及其制备方法，包括：衬底，包括有源区和隔离所述有源区的浅沟槽；浅沟槽隔离结构，位于所述浅沟槽中，所述浅沟槽隔离结构包括隔离层和保护层；其中，所述隔离层覆盖所述浅沟槽的底部以及侧壁的第一部分；所述保护层覆盖所述隔离层的表面以及所述浅沟槽侧壁的第二部分，所述第二部分位于所述第一部分的上方。本发明可以解决沟渠顶角处保护层过高的问题。处保护层过高的问题。处保护层过高的问题。
技术研发人员：杨蒙蒙 唐怡
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2022.07.12
技术公布日：2022/11/1
