耗尽型mos器件的制造方法
技术领域
1.本技术涉及半导体集成电路技术领域，具体涉及一种耗尽型mos器件的制造方法。
背景技术：2.耗尽型mos器件是半导体领域常见的器件，其通过栅极相对于源极的偏置电压vgs，控制沟道区中感应电荷的多少，从而控制在沟道区中形成导电沟道的状况。
3.相关技术在制造耗尽型mos管时会对器件的沟道区进行掺杂，使得在偏置电压vgs＝0时，源极和漏极之间已有初始导电沟道产生。若偏置电压vgs为正，沟道区中感应电荷增多，导电沟道加宽；若偏置电压vgs为负，沟道区中感应电荷减小，导电沟道变窄，当偏置电压vgs负向增加到阈值，导电沟道消失。
4.然而相关技术在对器件的沟道区进行掺杂时，容易出现沟道区的掺杂浓度不均匀的问题。掺杂不均匀的沟道区其阈值电压均匀性较差，对耗尽型mos器件的性能产生不利影响。
技术实现要素：5.本技术提供了一种耗尽型mos器件的制造方法，可以解决相关技术中沟道区的掺杂浓度不均匀的问题。
6.为了解决背景技术中所述的技术问题，本技术提供一种耗尽型mos器件的制造方法，所述耗尽型mos器件的制造方法包括以下依次进行的步骤：
7.提供半导体基层；
8.在所述半导体基层上沉积形成厚度均匀的氧化层；
9.在所述氧化层上通过光刻胶定义出器件的沟道区域；
10.对所述沟道区域进行离子注入，使得注入的离子穿过均匀的所述氧化层形成均匀的沟道掺杂区；
11.去除所述光刻胶后，对形成所述沟道掺杂区的所述器件进行清洗；
12.在所述氧化层上通过沉积形成介质层，并对所述介质层进行光刻和刻蚀；
13.制作所述器件的有源区，形成所述器件的源极、漏极和栅极。
14.可选地，在所述提供半导体基层的步骤后，在所述半导体基层上沉积形成厚度均匀的氧化层的步骤前还进行：
15.对所述半导体基层的上表面进行化学机械研磨，使得所述半导体基层的上表面平坦化，去除覆盖在所述半导体基层的上表面的初始氧化层。
16.可选地，所述提供半导体基层的步骤中，所述半导体基层包括半导体衬底层和生长在所述半导体衬底上的半导体外延层；
17.所述半导体衬底层的表层形成有半导体埋层区；
18.所述半导体外延层的表层中形成有浅沟槽隔离结构，所述浅沟槽隔离结构从所述半导体外延层的上表面向下延伸。
19.可选地，所述耗尽型mos器件为n型，所述对所述沟道区域进行离子注入形成均匀的沟道掺杂区的步骤中，注入离子的导电类型为n型。
20.可选地，所述耗尽型mos器件为p型，所述对所述沟道区域进行离子注入形成均匀的沟道掺杂区的步骤中，注入离子的导电类型为p型。
21.可选地，所述在所述半导体基层上沉积形成厚度均匀的氧化层的步骤，包括：
22.在800摄氏度至1000摄氏度的温度环境下，在所述半导体基层上沉积形成厚度均匀的氧化层。
23.可选地，所述对所述沟道区域进行离子注入，使得注入的离子穿过均匀的所述氧化层形成均匀的沟道掺杂区的步骤，包括：
24.以20kev至40kev的能量，3x10
11
至5x10
13
离子/平方厘米的浓度，对所述沟道区域进行离子注入，使得注入的离子穿过均匀的所述氧化层形成均匀的沟道掺杂区。
25.可选地，所述在所述氧化层上通过沉积形成介质层的步骤，包括：
26.在600摄氏度至700摄氏度的温度环境下，在所述氧化层上通过沉积形成介质层。
27.本技术技术方案，至少包括如下优点：本实施例中的沟道区域离子注入过程时，氧化层的厚度是均匀的，进而保证了所形成的沟道掺杂区的均匀性。
附图说明
28.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
29.图1示出了本技术一实施例提供的耗尽型mos器件的制造方法流程图；
30.图1a示出了该步骤s1所提供半导体基层的剖视结构示意图；
31.图1b示出了步骤s2完成后的器件剖视结构示意图；
32.图1c示出了沟道区域离子注入过程的示意图；
33.图1d示出了步骤s6形成介质层的器件剖视结构示意图。
具体实施方式
34.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
35.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
36.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可
以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
37.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
38.图1示出了本技术一实施例提供的耗尽型mos器件的制造方法流程图，从图1中可以看出，该耗尽型mos器件的制造方法包括以下依次进行的步骤s1至步骤s7，其中：
39.步骤s1：提供半导体基层。
40.参照图1a，其示出了该步骤s1所提供半导体基层的剖视结构示意图，从图1a中可以看出，半导体基层100，包括半导体衬底层110和生长在所述半导体衬底110上的半导体外延层120。本实施例中所制造的耗尽型mos器件为n型器件，半导体衬底层110和半导体外延层120的导电类型均为p型。在其他实施例中所制造的耗尽型mos器件还可以为p型器件，对于耗尽型pmos器件，半导体衬底层110和半导体外延层120的导电类型均为n型。
41.该半导体衬底层110的表层形成有半导体埋层区，该半导体埋层区从该半导体衬底层110的上表面向下延伸。该半导体埋层区中包括横向相间隔的p型埋层pbl和n型埋层nbl。
42.该半导体外延层120的表层中形成有浅沟槽隔离结构130，该浅沟槽隔离结构130从半导体外延层120的上表面向下延伸。
43.由于半导体器件的表面容易被氧化形成初始氧化层，且该初始氧化层的厚度不均匀，因此为了避免因厚度不均匀的初始氧化层影响后续离子注入的均匀性，使得图1a所示的半导体基层100上表面形貌平坦，从而在步骤s1完成后，在步骤s2进行前，还可以进行以下步骤：
44.对所述半导体基层的上表面进行化学机械研磨，使得所述半导体基层的上表面平坦化，去除覆盖在所述半导体基层的上表面的初始氧化层。
45.可以理解的是，使得半导体基层的上表面平坦化，去除覆盖在所述半导体基层的上表面的初始氧化层，能够为后续步骤s2形成厚度均匀的氧化层提供良好的条件。
46.步骤s2：在所述半导体基层上沉积形成厚度均匀的氧化层。
47.参照图1b，其示出了步骤s2完成后的器件剖视结构示意图，从图1b中可以看出，图1a所示的半导体基层100上沉积形成厚度均匀的氧化层140。
48.可选地，该氧化层140可以通过在高温炉管中，在800摄氏度至1000摄氏度的温度环境下，在所述半导体基层上沉积形成厚度均匀的氧化层140。优选地，可以在900摄氏度的温度环境下在所述半导体基层上沉积形成厚度均匀的氧化层140。
49.步骤s3：在所述氧化层上通过光刻胶定义出器件的沟道区域。
50.本实施例中，通过光刻胶所定义的沟道区域位于形成有p型埋层pbl的半导体基层100所在区域中。
51.步骤s4：对所述沟道区域进行离子注入，使得注入的离子穿过均匀的所述氧化层形成均匀的沟道掺杂区。
52.参照图1c，其示出了沟道区域离子注入过程的示意图，从图1c中可以看出，光刻胶200定义出沟道区域210，该沟道区域210未被该光刻胶200覆盖。对该沟道区域210进行离子
注入过程，沟道区域210注入的离子穿过均匀的氧化层140，在沟道区域210的半导体外延层120的表层中形成沟道掺杂区150，该沟道掺杂区150从半导体外延层120的上表面向下延伸。
53.本实施例在制作耗尽型nmos器件过程中，对所述沟道区域210进行离子注入形成均匀的沟道掺杂区150的步骤中，注入离子的导电类型为n型。
54.其他本实施例在制作耗尽型pmos器件过程中，对所述沟道区域210进行离子注入形成均匀的沟道掺杂区150的步骤中，注入离子的导电类型为p型。
55.可选地，可以以20kev至40kev的能量，3x10
11
至5x10
13
离子/平方厘米浓度，对所述沟道区域进行离子注入，使得注入的离子穿过均匀的所述氧化层形成均匀的沟道掺杂区。优选地，可以在30kv的能量，4x10
12
离子/平方厘米的浓度，对所述沟道区域进行离子注入，使得注入的离子穿过均匀的所述氧化层形成均匀的沟道掺杂区。
56.步骤s5：去除所述光刻胶后，对形成所述沟道掺杂区的所述器件进行清洗。
57.在步骤s4完成后，去除图1c所示的光刻胶200，并在去胶后清洗器件，以避免残留光刻胶和杂质污染器件表面。
58.步骤s6：在所述氧化层上通过沉积形成介质层，并对所述介质层进行光刻和刻蚀。
59.可选地，在600摄氏度至700摄氏度的温度环境下，在所述氧化层上通过沉积形成介质层。优选地，可以在670摄氏度的温度环境下，在所述氧化层上通过沉积形成介质层。
60.参照图1d，其示出了步骤s6形成介质层的器件剖视结构示意图。从图1d中可以看出，所形成的介质层160，覆盖在去除光刻胶之后的氧化层140上。
61.本实施例在对介质层进行光刻和刻蚀时，采用到了干法刻蚀和湿法刻蚀，介质层的刻蚀容易导致其下层的氧化层厚度不均匀。而相关技术中的介质层刻蚀步骤是在沟道区域离子注入步骤之前进行的，从而介质层刻蚀后使得其下层的氧化层厚度不均匀，不均匀的氧化层对沟道区域离子注入的阻挡作用不一致，从而使得所形成的沟道掺杂区的掺杂浓度和扩散深度不一致。
62.而本实施例中的介质层刻蚀步骤是在沟道区域离子注入步骤之后进行的，在进行本实施例中的沟道区域离子注入过程时，氧化层的厚度是均匀的，进而保证了所形成的沟道掺杂区的均匀性。
63.步骤s7：制作所述器件的有源区，形成所述器件的源极、漏极和栅极。
64.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。
技术特征：1.一种耗尽型mos器件的制造方法，其特征在于，所述耗尽型mos器件的制造方法包括以下依次进行的步骤：提供半导体基层；在所述半导体基层上沉积形成厚度均匀的氧化层；在所述氧化层上通过光刻胶定义出器件的沟道区域；对所述沟道区域进行离子注入，使得注入的离子穿过均匀的所述氧化层形成均匀的沟道掺杂区；去除所述光刻胶后，对形成所述沟道掺杂区的所述器件进行清洗；在所述氧化层上通过沉积形成介质层，并对所述介质层进行光刻和刻蚀；制作所述器件的有源区，形成所述器件的源极、漏极和栅极。2.如权利要求1所述的一种耗尽型mos器件的制造方法，其特征在于，在所述提供半导体基层的步骤后，在所述半导体基层上沉积形成厚度均匀的氧化层的步骤前还进行：对所述半导体基层的上表面进行化学机械研磨，使得所述半导体基层的上表面平坦化，去除覆盖在所述半导体基层的上表面的初始氧化层。3.如权利要求1所述的一种耗尽型mos器件的制造方法，其特征在于，所述提供半导体基层的步骤中，所述半导体基层包括半导体衬底层和生长在所述半导体衬底上的半导体外延层；所述半导体衬底层的表层形成有半导体埋层区；所述半导体外延层的表层中形成有浅沟槽隔离结构，所述浅沟槽隔离结构从所述半导体外延层的上表面向下延伸。4.如权利要求1所述的耗尽型mos器件的制造方法，其特征在于，所述耗尽型mos器件为n型，所述对所述沟道区域进行离子注入形成均匀的沟道掺杂区的步骤中，注入离子的导电类型为n型。5.如权利要求1所述的耗尽型mos器件的制造方法，其特征在于，所述耗尽型mos器件为p型，所述对所述沟道区域进行离子注入形成均匀的沟道掺杂区的步骤中，注入离子的导电类型为p型。6.如权利要求1所述的耗尽型mos器件的制造方法，其特征在于，所述在所述半导体基层上沉积形成厚度均匀的氧化层的步骤，包括：在800摄氏度至1000摄氏度的温度环境下，在所述半导体基层上沉积形成厚度均匀的氧化层。7.如权利要求1所述的耗尽型mos器件的制造方法，其特征在于，所述对所述沟道区域进行离子注入，使得注入的离子穿过均匀的所述氧化层形成均匀的沟道掺杂区的步骤，包括：以20kev至40kev的能量，3x10
11
至5x10
13
离子/平方厘米的浓度，对所述沟道区域进行离子注入，使得注入的离子穿过均匀的所述氧化层形成均匀的沟道掺杂区。8.如权利要求1所述的耗尽型mos器件的制造方法，其特征在于，所述在所述氧化层上通过沉积形成介质层的步骤，包括：在600摄氏度至700摄氏度的温度环境下，在所述氧化层上通过沉积形成介质层。
技术总结本申请涉及半导体集成电路技术领域，具体涉及一种耗尽型MOS器件的制造方法。耗尽型MOS器件的制造方法包括以下依次进行的步骤：提供半导体基层；在所述半导体基层上沉积形成厚度均匀的氧化层；在所述氧化层上通过光刻胶定义出器件的沟道区域；对所述沟道区域进行离子注入，使得注入的离子穿过均匀的所述氧化层形成均匀的沟道掺杂区；去除所述光刻胶后，对形成所述沟道掺杂区的所述器件进行清洗；在所述氧化层上通过沉积形成介质层，并对所述介质层进行光刻和刻蚀；制作所述器件的有源区，形成所述器件的源极、漏极和栅极。本申请提供了的耗尽型MOS器件的制造方法，可以解决相关技术中沟道区的掺杂浓度不均匀的问题。沟道区的掺杂浓度不均匀的问题。沟道区的掺杂浓度不均匀的问题。
技术研发人员：王晓东 钱园园 王黎 许昭昭
受保护的技术使用者：华虹半导体（无锡）有限公司
技术研发日：2022.07.19
技术公布日：2022/11/1
