1.本发明涉及半导体集成电路制造领域技术领域，尤其涉及一种载流子存储沟槽栅双极型晶体管的制作方法。
背景技术：2.igbt(insulated gate bipolar transistor，绝缘栅双极型晶体管)是一种核心电力电子器件，应用广泛，在轨道交通、智能电网、新能源汽车等领域发挥着巨大的作用。
3.目前igbt主流技术是结合载流子存储及场终止技术的沟槽栅igbt，即cstbt(carrier stored trench bipolar transistor，载流子存储沟槽栅双极型晶体管)，该结构在p-基区和n-漂移区之间增加一层n型cs(carrier stored，载流子存储)层，增强了电导调制效应，大大降低了cstbt的导通压降。
4.为了提高cstbt的抗闩锁能力，通常的做法是，在p-基区内通过光刻和离子注入法增加一个浓度更高的p+注入区，但是随着沟槽之间的间距越来越小，p+注入区的制作变得困难，且极易影响阈值电压的一致性。
技术实现要素：5.本发明提供了一种载流子存储沟槽栅双极型晶体管的制作方法，可以提高载流子存储沟槽栅双极型晶体管的抗闩锁能力，也可以保证阈值电压的一致性，还可以降低制作成本。
6.本发明提供了一种载流子存储沟槽栅双极型晶体管的制作方法，该制作方法包括：
7.形成一基板，其中，所述基板包括n-漂移区、p-基区、n型载流子存储层和多个沟槽；所述n型载流子存储层位于所述n-漂移区和所述p-基区之间，所述p-基区内掺杂有浓度包括10
16
～10
17
cm-3
的硼离子；每一所述沟槽穿过所述p-基区和所述n型载流子存储层，且进入所述n-漂移区；
8.在每一所述沟槽内热生长氧化层，使所述氧化层填满所述沟槽；
9.去除所述氧化层；
10.在所述沟槽内依次形成栅氧化层和栅电极；
11.依次形成n+发射区、介质层、金属发射极、n+场终止层和p+集电区。
12.可选的，所述氧化层的材料包括二氧化硅。
13.可选的，所述形成一基板具体包括：
14.提供一半导体衬底；
15.在所述半导体衬底中形成所述n-漂移区；
16.在所述n-漂移区的第一表面形成所述p-基区；
17.在所述n-漂移区的第一表面形成所述n型载流子存储层；
18.形成多个所述沟槽。
19.可选的，去除所述氧化层具体包括：
20.采用湿法刻蚀所述氧化层。
21.可选的，所述在所述沟槽内依次形成栅氧化层和栅电极具体包括：
22.在所述沟槽的侧壁和底部形成所述栅氧化层；
23.在所述栅氧化层上沉积多晶硅，所述多晶硅填满所述沟槽形成所述栅电极。
24.可选的，所述依次形成n+发射区、介质层、金属发射极、n+场终止层和p+集电区具体包括：
25.在所述p-基区远离所述n型载流子存储层的表面形成所述n+发射区；
26.在所述栅电极及所述n+发射区远离所述n-漂移区的一侧形成介质层；
27.在相邻两个所述栅电极之间刻蚀部分所述介质层和部分所述n+发射区直到露出部分所述p-基区；
28.在所述介质层远离所述n-漂移区的一侧制作所述金属发射极，使所述金属发射极与裸露的所述p-基区连接；
29.在所述n-漂移区远离所述n型载流子存储层的第二表面依次形成n+场终止层和p+集电区。
30.可选的，所述半导体衬底的材料包括硅。
31.可选的，所述介质层的材料包括磷硅盐酸玻璃、未掺杂的硅玻璃、掺杂硼磷的硅玻璃。
32.可选的，所述栅氧化层的材料包括二氧化硅。
33.本发明实施例提供了一种载流子存储沟槽栅双极型晶体管的制作方法，该制作方法是先形成一基板，其中，基板中p-基区内的硼离子浓度为10
16
～10
17
cm-3
，可以提高载流子存储沟槽栅双极型晶体管的抗闩锁能力，无需光刻制作p+注入区来提高抗闩锁能力，从而降低制作成本。接着在基板的沟槽内填满氧化层，随后去除氧化层，然后形成栅氧化层、栅电极、n+发射区、介质层、金属发射极、n+场终止层和p+集电区。沟槽内形成的氧化层可以吸收沟槽侧壁中的硼离子，使沟槽侧壁中的硼离子浓度降低，从而保证载流子存储沟槽栅双极型晶体管之间的阈值电压的一致性。可见，采用本实施例提供的载流子存储沟槽栅双极型晶体管的制作方法，可以提高载流子存储沟槽栅双极型晶体管的抗闩锁能力，也可以保证阈值电压的一致性，还可以降低制作成本。
34.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
35.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
36.图1是根据本发明实施例提供的一种载流子存储沟槽栅双极型晶体管的制作方法的流程示意图；
37.图2-图7是根据本发明实施例提供的制作方法制作载流子存储沟槽栅双极型晶体
管过程中的结构示意图。
具体实施方式
38.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
39.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
40.图1是根据本发明实施例提供的一种载流子存储沟槽栅双极型晶体管的制作方法的流程示意图，参考图1，本实施例提供的载流子存储沟槽栅双极型晶体管的制作方法包括如下步骤：
41.s110、形成一基板，其中，基板包括n-漂移区、p-基区、n型载流子存储层和多个沟槽；n型载流子存储层位于n-漂移区和p-基区之间，p-基区内掺杂有浓度包括10
16
～10
17
cm-3
的硼离子；每一沟槽穿过p-基区和n型载流子存储层，且进入n-漂移区。
42.具体的，图2是根据本发明实施例提供的一种基板的结构示意图，参考图2，n-漂移区110中可以掺杂有磷离子，p-基区120内掺杂的硼离子(b
+3
)的浓度可以是10
16
～10
17
cm-3
。n型载流子存储层130中可以掺杂有磷离子，n型载流子存储层130中掺杂的磷离子的浓度大于n-漂移区110中掺杂的磷离子的浓度。p-基区120内的硼离子浓度为10
16
～10
17
cm-3
，可以提高载流子存储沟槽栅双极型晶体管的抗闩锁能力。相比于现有技术，本实施例提供的制作方法不受沟槽140间距的影响，无需光刻便可提高抗闩锁能力，可以降低制作成本。由于沟槽140穿过p-基区，因此，沟槽140的部分侧壁包括硼离子。
43.s120、在每一沟槽内热生长氧化层，使氧化层填满沟槽。
44.具体的，图3是热生长氧化层150后的结构示意图，参考图3，填满沟槽的氧化层150的厚度较厚，热生长厚的氧化层150可以吸收沟槽侧壁的硼离子，从而使沟槽侧壁的硼离子浓度降低。当沟槽侧壁的硼离子浓度降低后，载流子存储沟槽栅双极型晶体管之间的阈值电压具有一致性。
45.s130、去除氧化层。
46.具体的，图4是去除氧化层之后的结构示意图，参考图4，相比于图2，去除氧化层后的沟槽140侧壁内的硼离子浓度降低。
47.s140、在沟槽内依次形成栅氧化层和栅电极。
48.s150、依次形成n+发射区、介质层、金属发射极、n+场终止层和p+集电区。
49.具体的，图5为采用本实施例提供的制作方法制作的载流子存储沟槽栅双极型晶
体管的结构示意图，参考图5，栅氧化层160的材料可以是二氧化硅，栅电极170的材料可以是多晶硅。介质层190覆盖n+发射区180和栅电极170，金属发射极210与部分p-基区120相接触，p+集电区230可以掺杂硼离子，p+集电区230中硼离子的浓度大于p-基区120中硼离子的浓度，n+场终止层220位于n-漂移区110和p+集电区230之间。
50.本发明实施例提供了一种载流子存储沟槽栅双极型晶体管的制作方法，该制作方法是先形成一基板，其中，基板中p-基区内的硼离子浓度为10
16
～10
17
cm-3
，可以提高载流子存储沟槽栅双极型晶体管的抗闩锁能力，无需光刻制作p+注入区来提高抗闩锁能力，从而降低制作成本。接着在基板的沟槽内填满氧化层，随后去除氧化层，然后形成栅氧化层、栅电极、n+发射区、介质层、金属发射极、n+场终止层和p+集电区。沟槽内形成的氧化层可以吸收沟槽侧壁中的硼离子，使沟槽侧壁中的硼离子浓度降低，从而保证载流子存储沟槽栅双极型晶体管之间的阈值电压的一致性。可见，采用本实施例提供的载流子存储沟槽栅双极型晶体管的制作方法，可以提高载流子存储沟槽栅双极型晶体管的抗闩锁能力，也可以保证阈值电压的一致性，还可以降低制作成本。
51.可选的，氧化层的材料包括二氧化硅。
52.具体的，热生长的二氧化硅可以吸收硼离子。
53.可选的，形成一基板具体包括：提供一半导体衬底；在半导体衬底中形成n-漂移区；在n-漂移区的第一表面形成p-基区；在n-漂移区的第一表面形成n型载流子存储层；形成多个沟槽。
54.可选的，半导体衬底的材料包括硅。
55.具体的，选用硅作为半导体衬底，可以在硅中注入磷离子形成n-漂移区。可以在n-漂移区的第一表面掺杂磷离子形成n型载流子存储层。
56.可选的，去除氧化层具体包括：采用湿法刻蚀氧化层。
57.具体的，湿法刻蚀所使用的溶液可以是氟化氢，湿法刻蚀成本低，可以降低制作载流子存储沟槽栅双极型晶体管的制作成本。
58.可选的，在沟槽内依次形成栅氧化层和栅电极具体包括：在沟槽的侧壁和底部形成栅氧化层；在栅氧化层上沉积多晶硅，多晶硅填满沟槽形成栅电极。
59.具体的，图6为形成栅氧化层160后的结构示意图，栅氧化层160的材料可以是二氧化硅。图7为形成栅电极170后的结构示意图，栅电极170的材料可以是多晶硅。
60.可选的，依次形成n+发射区、介质层、金属发射极、n+场终止层和p+集电区具体包括：在p-基区远离n型载流子存储层的表面形成n+发射区；在栅电极及n+发射区远离n-漂移区的一侧形成介质层；在相邻两个栅电极之间刻蚀部分介质层和部分n+发射区直到露出部分p-基区；在介质层远离n-漂移区的一侧制作金属发射极，使金属发射极与裸露的p-基区连接；在n-漂移区远离n型载流子存储层的第二表面依次形成n+场终止层和p+集电区。
61.具体的，图5为制成后的结构示意图，金属发射极210的材料可以铜。
62.可选的，介质层的材料包括磷硅盐酸玻璃、未掺杂的硅玻璃或掺杂硼磷的硅玻璃。
63.具体的，磷硅盐酸玻璃、未掺杂的硅玻璃和掺杂硼磷的硅玻璃具有绝缘性，且材料易于获取，成本低，采用磷硅盐酸玻璃、未掺杂的硅玻璃或掺杂硼磷的硅玻璃制作载流子存储沟槽栅双极型晶体管，可以降低制作成本。
64.可选的，栅氧化层的材料包括二氧化硅。
65.具体的，可以通过在沟槽的侧壁和底部热生长二氧化硅形成栅氧化层。
66.应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
67.上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
技术特征：1.一种载流子存储沟槽栅双极型晶体管的制作方法，其特征在于，包括：形成一基板，其中，所述基板包括n-漂移区、p-基区、n型载流子存储层和多个沟槽；所述n型载流子存储层位于所述n-漂移区和所述p-基区之间，所述p-基区内掺杂有浓度包括10
16
～10
17
cm-3
的硼离子；每一所述沟槽穿过所述p-基区和所述n型载流子存储层，且进入所述n-漂移区；在每一所述沟槽内热生长氧化层，使所述氧化层填满所述沟槽；去除所述氧化层；在所述沟槽内依次形成栅氧化层和栅电极；依次形成n+发射区、介质层、金属发射极、n+场终止层和p+集电区。2.根据权利要求1所述的制作方法，其特征在于，所述氧化层的材料包括二氧化硅。3.根据权利要求1所述的制作方法，其特征在于，所述形成一基板具体包括：提供一半导体衬底；在所述半导体衬底中形成所述n-漂移区；在所述n-漂移区的第一表面形成所述p-基区；在所述n-漂移区的第一表面形成所述n型载流子存储层；形成多个所述沟槽。4.根据权利要求1所述的制作方法，其特征在于，去除所述氧化层具体包括：采用湿法刻蚀所述氧化层。5.根据权利要求1所述的制作方法，其特征在于，所述在所述沟槽内依次形成栅氧化层和栅电极具体包括：在所述沟槽的侧壁和底部形成所述栅氧化层；在所述栅氧化层上沉积多晶硅，所述多晶硅填满所述沟槽形成所述栅电极。6.根据权利要求1所述的制作方法，其特征在于，所述依次形成n+发射区、介质层、金属发射极、n+场终止层和p+集电区具体包括：在所述p-基区远离所述n型载流子存储层的表面形成所述n+发射区；在所述栅电极及所述n+发射区远离所述n-漂移区的一侧形成介质层；在相邻两个所述栅电极之间刻蚀部分所述介质层和部分所述n+发射区直到露出部分所述p-基区；在所述介质层远离所述n-漂移区的一侧制作所述金属发射极，使所述金属发射极与裸露的所述p-基区连接；在所述n-漂移区远离所述n型载流子存储层的第二表面依次形成n+场终止层和p+集电区。7.根据权利要求3所述的制作方法，其特征在于，所述半导体衬底的材料包括硅。8.根据权利要求1所述的制作方法，其特征在于，所述介质层的材料包括磷硅盐酸玻璃、未掺杂的硅玻璃、掺杂硼磷的硅玻璃。9.根据权利要求1所述的制作方法，其特征在于，所述栅氧化层的材料包括二氧化硅。
技术总结本发明公开了一种载流子存储沟槽栅双极型晶体管的制作方法，该制作方法包括：形成一基板，其中，基板包括N-漂移区、P-基区、N型载流子存储层和多个沟槽；N型载流子存储层位于N-漂移区和P-基区之间，P-基区内掺杂有浓度包括10
技术研发人员：张伟 田甜 张小兵 廖光朝
受保护的技术使用者：重庆云潼科技有限公司
技术研发日：2022.05.19
技术公布日：2022/11/1
