超大规模集成电路spef寄生参数的并行加速提取方法
技术领域
1.本发明属于电子设计自动化技术领域，尤其涉及一种超大规模集成电路spef寄生参数的并行加速提取方法。
背景技术：2.目前，集成电路是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。在集成电路设计的不同阶段，都需要对设计进行时序检查，以保证设计的电路满足预定的时序要求。静态时序分析对电路时序进行测量，衡量电路的性能。其中，静态时序分析采用的是一种穷尽分析方法。它提取整个电路中所有的时序路径，构建时序图，计算信号在路径上的延迟传播，找出违背时序约束的错误。在计算信号的传播延迟时，静态时序分析需要众多库文件，是集成电路设计流程中eda工具间传递互连线寄生参数的标准媒介文件。spef描述多种互连线寄生模型，还建立了信号skew，延迟计算语言和名称映射等功能。通过特定的寄生参数提取工具提取出当前电路设计网络的spef参数，并使用这些参数参与功耗、静态时序分析的计算和评估，综合评价当前设计的可用性和优化方向；但是在spef寄生参数提取过程中，提取数量大，降低了参数提取的速度，进而延长了集成电路设计的周期。
3.通过上述分析，现有技术存在的问题及缺陷为：在spef寄生参数提取过程中，提取数量大，降低了参数提取的速度，进而延长了集成电路设计的周期。
技术实现要素：4.针对现有技术存在的问题，本发明提供了一种超大规模集成电路spef寄生参数的并行加速提取方法。
5.本发明是这样实现的，一种超大规模集成电路spef寄生参数的并行加速提取方法，所述超大规模集成电路spef寄生参数的并行加速提取方法包括：
6.步骤一，建立超大规模集成电路版图，并对超大规模集成电路版图进行预处理；预处理完成后，将超大规模集成电路版图划分区域块，判断区域块是否为几何同构的，将几何同构的区域块划归为几何同构列表中；
7.步骤二，根据建立起的超大规模集成电路版图的区域块同构列表，提取spef寄生参数；
8.步骤三，重复上述步骤一～步骤二，确定几何同构列表中的其他区域块的spef寄生参数；
9.步骤四，将几何同构列表中的区域块对应的spef寄生参数进行合并，得到整体超大规模集成电路的spef寄生参数；同时通过储存模块对所有数据进行聚类储存。
10.进一步，所述步骤一中，对超大规模集成电路版图进行预处理具体过程为：
11.根据超大规模集成电路版图，建立超大规模集成电路版图预处理集合；
12.通过版图去噪处理程序对超大规模集成电路版图预处理集合中的超大规模集成电路版图进行去噪处理，以实现版图增强；
13.通过灰度化处理程序对增强的版图进行灰度化处理，将彩色版图转变成灰度版图；
14.通过二值化处理程序将灰度版图转化成二值图，并对版图进行边缘检测、分割、直方图匹配和轮廓匹配。
15.进一步，所述通过版图去噪处理程序对超大规模集成电路版图预处理集合中的超大规模集成电路版图进行去噪处理具体过程为：
16.将超大规模集成电路版图进行小波变换，在小波变换过程中，提取对应的小波系数；
17.确定一个合适的阈值，将大于阈值的小波系数进行保留，小于阈值的小波系数进行去除；
18.根据保留的小波系数，对版图进行重构，得到去噪的超大规模集成电路版图。
19.进一步，所述通过灰度化处理程序对增强的版图进行灰度化处理，将彩色版图转变成灰度版图具体过程为：
20.将去噪增强完成的超大规模集成电路版图，建立灰度化处理集合；
21.确定灰度化处理集合中超大规模集成电路版图中的每个像素点的r、g、b三个分量值；
22.求出r、g、b三个分量值的和，再进行求出三个分量的平均值；同时将三个分量的平均值赋予给像素的三个分量。
23.进一步，所述通过二值化处理程序将灰度版图转化成二值图具体过程为：
24.统计灰度化处理的超大规模集成电路版图中的每个像素点的像素值，并确定一个阈值；
25.将每个像素点的像素值与确定的阈值进行比较，大于阈值的像素，设定为白色，小于阈值的像素，设定为黑色；
26.重复上述过程，直至对所有像素点处理完成，形成一幅二值化版图。
27.进一步，所述版图进行边缘检测具体过程为：
28.根据建立的二值化版图，利用高斯滤波器对超大规模集成电路版图进行平滑处理；
29.通过一介偏导的有限差分，确定梯度的幅值和方向；
30.根据梯度的幅值和方向，进行非极大值抑制；通过双阈值算法检测和连接边缘。
31.进一步，所述版图进行分割具体过程为：
32.在版图中确定一定的形状，选定的形状外侧为背景；
33.针对于选定的区域，用背景中的数据来区别前景和背景区域；利用高斯混合模型对背景和前景建模，并将末定义的像素标记为可能的前景或背景；
34.版图中的每一个像素都被看作通过虚拟边与周围像素相连接，每一条边都有一个属于前景或背景的概率；
35.每一个像素会与一个前景或背景节点连接，当节点之间不属于同一个终端，则会
切断它们之间的边，实现版图各个部分的分割。
36.本发明的另一目的在于提供一种提取寄生参数的方法，所述提取寄生参数的方法采用所述超大规模集成电路spef寄生参数的并行加速提取方法。
37.本发明的另一目的在于提供一种提取互连线寄生参数的方法，所述提取互连线寄生参数的方法采用所述超大规模集成电路spef寄生参数的并行加速提取方法。
38.本发明的另一目的在于提供一种基于版图变化改变互连延迟参数的提取方法，所述基于版图变化改变互连延迟参数的提取方法采用所述的超大规模集成电路spef寄生参数的并行加速提取方法。
39.结合上述的技术方案和解决的技术问题，请从以下几方面分析本发明所要保护的技术方案所具备的优点及积极效果为：
40.第一、针对上述现有技术存在的技术问题以及解决该问题的难度，紧密结合本发明的所要保护的技术方案以及研发过程中结果和数据等，详细、深刻地分析本发明技术方案如何解决的技术问题，解决问题之后带来的一些具备创造性的技术效果。具体描述如下：
41.本发明对超大规模集成电路版图进行预处理，有利于后续spef寄生参数的提取，提高了提取的效率和准确性。本发明将超大规模集成电路版图划分区域块，判断区域块是否为几何同构的，将几何同构的区域块划归为几何同构列表中，根据建立起的超大规模集成电路版图的区域块同构列表，提取spef寄生参数，提高了超大规模集成电路设计过程中的响应速度。本发明通过储存模块对所有数据进行聚类储存，为建立超大规模集成电路版图提供了清晰的数据参考。
42.第二，把技术方案看做一个整体或者从产品的角度，本发明所要保护的技术方案具备的技术效果和优点，具体描述如下：
43.本发明减少了集成电路版图中寄生参数的提取数量，进而提高寄生参数提取速度，缩短集成电路设计的周期。
附图说明
44.图1是本发明实施例提供的超大规模集成电路spef寄生参数的并行加速提取方法流程图；
45.图2是本发明实施例提供的超大规模集成电路版图进行预处理方法流程图。
具体实施方式
46.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
47.一、解释说明实施例。为了使本领域技术人员充分了解本发明如何具体实现，该部分是对权利要求技术方案进行展开说明的解释说明实施例。
48.如图1所示，本发明实施例提供的超大规模集成电路spef寄生参数的并行加速提取方法包括：
49.s101：建立超大规模集成电路版图，并对超大规模集成电路版图进行预处理；预处理完成后，将超大规模集成电路版图划分区域块，判断区域块是否为几何同构的，将几何同
构的区域块划归为几何同构列表中。
50.s102：根据建立起的超大规模集成电路版图的区域块同构列表，提取spef寄生参数。
51.s103：重复上述s101～s102，确定几何同构列表中的其他区域块的spef寄生参数。
52.s104：将几何同构列表中的区域块对应的spef寄生参数进行合并，得到整体超大规模集成电路的spef寄生参数；同时通过储存模块对所有数据进行聚类储存。
53.如图2所示，本发明实施例提供的s101中，对超大规模集成电路版图进行预处理具体过程为：
54.s201：根据超大规模集成电路版图，建立超大规模集成电路版图预处理集合；
55.s202：通过版图去噪处理程序对超大规模集成电路版图预处理集合中的超大规模集成电路版图进行去噪处理，以实现版图增强；
56.s203：通过灰度化处理程序对增强的版图进行灰度化处理，将彩色版图转变成灰度版图；
57.s204：通过二值化处理程序将灰度版图转化成二值图，并对版图进行边缘检测、分割、直方图匹配和轮廓匹配。
58.本发明实施例提供的s202中，通过版图去噪处理程序对超大规模集成电路版图预处理集合中的超大规模集成电路版图进行去噪处理具体过程为：
59.将超大规模集成电路版图进行小波变换，在小波变换过程中，提取对应的小波系数；
60.确定一个合适的阈值，将大于阈值的小波系数进行保留，小于阈值的小波系数进行去除；
61.根据保留的小波系数，对版图进行重构，得到去噪的超大规模集成电路版图。
62.本发明实施例提供的s203中，通过灰度化处理程序对增强的版图进行灰度化处理，将彩色版图转变成灰度版图具体过程为：
63.将去噪增强完成的超大规模集成电路版图，建立灰度化处理集合；
64.确定灰度化处理集合中超大规模集成电路版图中的每个像素点的r、g、b三个分量值；
65.求出r、g、b三个分量值的和，再进行求出三个分量的平均值；同时将三个分量的平均值赋予给像素的三个分量。
66.本发明实施例提供的s204中，通过二值化处理程序将灰度版图转化成二值图具体过程为：
67.统计灰度化处理的超大规模集成电路版图中的每个像素点的像素值，并确定一个阈值；
68.将每个像素点的像素值与确定的阈值进行比较，大于阈值的像素，设定为白色，小于阈值的像素，设定为黑色；
69.重复上述过程，直至对所有像素点处理完成，形成一幅二值化版图。
70.本发明实施例提供的s204中，版图进行边缘检测具体过程为：
71.根据建立的二值化版图，利用高斯滤波器对超大规模集成电路版图进行平滑处理；
72.通过一介偏导的有限差分，确定梯度的幅值和方向；
73.根据梯度的幅值和方向，进行非极大值抑制；通过双阈值算法检测和连接边缘。
74.本发明实施例提供的s204中，版图进行分割具体过程为：
75.在版图中确定一定的形状，选定的形状外侧为背景；
76.针对于选定的区域，用背景中的数据来区别前景和背景区域；利用高斯混合模型对背景和前景建模，并将末定义的像素标记为可能的前景或背景；
77.版图中的每一个像素都被看作通过虚拟边与周围像素相连接，每一条边都有一个属于前景或背景的概率；
78.每一个像素会与一个前景或背景节点连接，当节点之间不属于同一个终端，则会切断它们之间的边，实现版图各个部分的分割。
79.二、应用实施例。为了证明本发明的技术方案的创造性和技术价值，该部分是对权利要求技术方案进行具体产品上或相关技术上的应用实施例。
80.本发明实施例提供的一种提取寄生参数的方法，所述提取寄生参数的方法采用所述的超大规模集成电路spef寄生参数的并行加速提取方法。
81.本发明实施例提供的一种提取互连线寄生参数的方法，所述提取互连线寄生参数的方法采用所述的超大规模集成电路spef寄生参数的并行加速提取方法。
82.本发明实施例提供的一种基于版图变化改变互连延迟参数的提取方法，所述基于版图变化改变互连延迟参数的提取方法采用所述的超大规模集成电路spef寄生参数的并行加速提取方法。
83.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，都应涵盖在本发明的保护范围之内。
技术特征：1.一种超大规模集成电路spef寄生参数的并行加速提取方法，其特征在于，所述超大规模集成电路spef寄生参数的并行加速提取方法包括：步骤一，建立超大规模集成电路版图，并对超大规模集成电路版图进行预处理；预处理完成后，将超大规模集成电路版图划分区域块，判断区域块是否为几何同构的，将几何同构的区域块划归为几何同构列表中；步骤二，根据建立起的超大规模集成电路版图的区域块同构列表，提取spef寄生参数；步骤三，重复上述步骤一～步骤二，确定几何同构列表中的其他区域块的spef寄生参数；步骤四，将几何同构列表中的区域块对应的spef寄生参数进行合并，得到整体超大规模集成电路的spef寄生参数；同时通过储存模块对所有数据进行聚类储存。2.如权利要求1所述超大规模集成电路spef寄生参数的并行加速提取方法，其特征在于，所述步骤一中，对超大规模集成电路版图进行预处理具体过程为：根据超大规模集成电路版图，建立超大规模集成电路版图预处理集合；通过版图去噪处理程序对超大规模集成电路版图预处理集合中的超大规模集成电路版图进行去噪处理，以实现版图增强；通过灰度化处理程序对增强的版图进行灰度化处理，将彩色版图转变成灰度版图；通过二值化处理程序将灰度版图转化成二值图，并对版图进行边缘检测、分割、直方图匹配和轮廓匹配。3.如权利要求2所述超大规模集成电路spef寄生参数的并行加速提取方法，其特征在于，所述通过版图去噪处理程序对超大规模集成电路版图预处理集合中的超大规模集成电路版图进行去噪处理具体过程为：将超大规模集成电路版图进行小波变换，在小波变换过程中，提取对应的小波系数；确定一个合适的阈值，将大于阈值的小波系数进行保留，小于阈值的小波系数进行去除；根据保留的小波系数，对版图进行重构，得到去噪的超大规模集成电路版图。4.如权利要求2所述超大规模集成电路spef寄生参数的并行加速提取方法，其特征在于，所述通过灰度化处理程序对增强的版图进行灰度化处理，将彩色版图转变成灰度版图具体过程为：将去噪增强完成的超大规模集成电路版图，建立灰度化处理集合；确定灰度化处理集合中超大规模集成电路版图中的每个像素点的r、g、b三个分量值；求出r、g、b三个分量值的和，再进行求出三个分量的平均值；同时将三个分量的平均值赋予给像素的三个分量。5.如权利要求2所述超大规模集成电路spef寄生参数的并行加速提取方法，其特征在于，所述通过二值化处理程序将灰度版图转化成二值图具体过程为：统计灰度化处理的超大规模集成电路版图中的每个像素点的像素值，并确定一个阈值；将每个像素点的像素值与确定的阈值进行比较，大于阈值的像素，设定为白色，小于阈值的像素，设定为黑色；重复上述过程，直至对所有像素点处理完成，形成一幅二值化版图。
6.如权利要求2所述超大规模集成电路spef寄生参数的并行加速提取方法，其特征在于，所述版图进行边缘检测具体过程为：根据建立的二值化版图，利用高斯滤波器对超大规模集成电路版图进行平滑处理；通过一介偏导的有限差分，确定梯度的幅值和方向；根据梯度的幅值和方向，进行非极大值抑制；通过双阈值算法检测和连接边缘。7.如权利要求2所述超大规模集成电路spef寄生参数的并行加速提取方法，其特征在于，所述版图进行分割具体过程为：在版图中确定一定的形状，选定的形状外侧为背景；针对于选定的区域，用背景中的数据来区别前景和背景区域；利用高斯混合模型对背景和前景建模，并将末定义的像素标记为可能的前景或背景；版图中的每一个像素都被看作通过虚拟边与周围像素相连接，每一条边都有一个属于前景或背景的概率；每一个像素会与一个前景或背景节点连接，当节点之间不属于同一个终端，则会切断它们之间的边，实现版图各个部分的分割。8.一种提取寄生参数的方法，其特征在于，所述提取寄生参数的方法采用如权利要求1～7任意一项所述超大规模集成电路spef寄生参数的并行加速提取方法。9.一种提取互连线寄生参数的方法，其特征在于，所述提取互连线寄生参数的方法采用如权利要求1～7任意一项所述超大规模集成电路spef寄生参数的并行加速提取方法。10.一种基于版图变化改变互连延迟参数的提取方法，其特征在于，所述基于版图变化改变互连延迟参数的提取方法采用如权利要求1～7任意一项所述的超大规模集成电路spef寄生参数的并行加速提取方法。
技术总结本发明属于电子设计自动化技术领域，公开了一种超大规模集成电路SPEF寄生参数的并行加速提取方法，包括步骤一，建立超大规模集成电路版图，并对超大规模集成电路版图进行预处理；将超大规模集成电路版图划分区域块，判断区域块是否为几何同构的，将几何同构的区域块划归为几何同构列表中；步骤二，根据建立起的超大规模集成电路版图的区域块同构列表，提取SPEF寄生参数；步骤三，确定几何同构列表中的其他区域块的SPEF寄生参数；步骤四，将几何同构列表中的区域块对应的SPEF寄生参数进行合并，得到整体超大规模集成电路的SPEF寄生参数。本发明减少了集成电路版图中寄生参数的提取数量，缩短集成电路设计的周期。缩短集成电路设计的周期。缩短集成电路设计的周期。
技术研发人员：刘庆 华钧 黄成刚
受保护的技术使用者：北京科能腾达信息技术股份有限公司
技术研发日：2022.07.26
技术公布日：2022/11/1
