厚铜rdl封装芯片及其封装方法
技术领域
1.本发明涉及芯片封装技术领域，特别涉及一种厚铜rdl封装芯片及其封装方法。
背景技术：2.随着先进晶圆级封装（wlcsp）及更加先进的fan out封装在电子产品种应用越来越广泛，重新布线铜制程技术应用越来越广泛，当面对大电流的需求时，根据常规的设计规则，重新布线（rdl）铜制程，一般需要两层pi层，第一pi层2主要起缓冲作用，因为rdl层3如果长时间与晶圆1表面的氮化硅层接触，接触兼容能力会下降，所以设计在rdl层3与晶圆1表面的氮化硅层之间设置第一pi层2作为缓冲层；第二pi层4主要作用是将rdl层3包覆起来，防止其与空气接触后铜被氧化，起保护rdl层3的作用；同时还起到一定的凸块缓冲作用，即防止rdl层3被挤压损坏。
3.根据目前pi层的性质，第二pi层4固化后的厚度最多只能达到10um，而由于rdl层3（cu制程）由于位于第一pi层2上，其高于第一pi层2的厚度则只能小于10um的厚度（如图1），否则如果rdl层3过厚，那么在实际生产中，第二pi层4在固化后将不能完全覆盖并保护rdl层3（cu制程），容易造成rdl层3中铜的氧化，导致后续可靠性失败（如图2）。而且，如果第二pi层4的厚度较厚，挥发不充分时，第一pi层2与第二pi层4双层叠加时，pi联结在一起时会导致芯片可靠性大幅降低，而且也不利于降低封装芯片的整体厚度。另一方面，在实际应用中，rdl层3的厚度是较厚才更好，因为厚度越厚，则rdl层3的电流通过能力越高，或者增加rdl层3的宽度也可以达到增加电流通过能力的目的，但是在无法通过增加宽度来增加电流通过能力的时候，上述两方面就造成了矛盾体。所以，如何在不能增加rdl层3宽度的时候，在增加电流通过能力的同时，降低第二pi层4的厚度，以进一步降低封装芯片的整体厚度是我们需要解决的问题。
技术实现要素：4.发明目的：针对现有技术中存在的问题，本发明提供一种厚铜rdl封装芯片及其封装方法，能够在不能增加rdl层宽度的前提下，在增加电流通过能力的同时，降低第二pi层的厚度，进一步达到了降低封装芯片整体厚度的目的。
5.技术方案：本发明提供了一种厚铜rdl封装芯片，包括晶圆以及依次设置于其上的第一pi层、rdl层和第二pi层，所述第一pi层内具有第一窗口，所述rdl的接触端嵌入到所述第一窗口内与所述晶圆的输出端电性接触；所述第二pi层内具有第二窗口，焊接凸块的一端嵌入到所述第二窗口内与所述rdl的接触面电性接触；所述第一pi层内、所述第一窗口与所述rdl层之间还具有预留槽，所述rdl层的接触端与接触面之间还设有嵌入面，所述嵌入面嵌入所述预留槽内。
6.优选地，所述嵌入面的外轮廓小于所述接触面的外轮廓，二者之间的间距w为1~3μm。
7.优选地，所所述rdl层的总厚度h1为12~25μm。
8.优选地，所述接触面的厚度h2为5~10μm；所述嵌入面的厚度h3为5~10μm。
9.优选地，所述第一pi层的厚度h4为4~15μm。
10.优选地，所述第二pi层的厚度h5为5~10μm。
11.本发明还提供了一种厚铜rdl封装芯片的封装方法，包含以下步骤：s1：在具有输出端的晶圆上涂布第一pi层的下pi层，待所述下pi层固化后在其上对应所述晶圆的输出端位置开设第一窗口；s2：继续在所述下pi层上涂布上pi层，对所述上pi层进行曝光、显影后，在其上制备出预留槽，此时，所述下pi层和所述上pi层构成所述第一pi层；s3：在所述第一pi层上、所述预留槽内以及所述第一窗口内沉积金属层，去除多余的金属层后，暴露出部分所述第一pi层，并形成由接触端、嵌入面以及接触面构成的rdl层；其中，所述接触端位于所述第一窗口内且与所述晶圆的输出端电性连接，所述嵌入面位于所述预留槽内，所述接触面位于所述第一pi层上方并将其部分覆盖；s4：在暴露出的所述第一pi层上以及所述rdl层上涂布第二pi层，并在所述第二pi层内开设第二窗口；s5：在所述第二pi层上及所述第二窗口内生长焊接凸块，所述焊接凸块的一端嵌入到所述第二窗口内并与所述rdl层的接触面电性接触。
12.有益效果：本技术中，在第一pi层内设计预留槽，将rdl层的嵌入面嵌入到预留槽内，使得原本需要全部高于第一pi层表面的rdl层能够有一部分可以嵌入到第一pi层内，这样，在增加rdl层的厚度时，位于第一pi层表面之上的rdl层就不会高出太多，rdl层的凸出台阶就不会太高，在后续制作第二pi层时，第二pi层的厚度也可以相应的减薄，而且即使减薄了第二pi层，也能够将位于第一pi层表面的rdl层全部包裹，避免后期rdl层中的铜被氧化，提高封装芯片的可靠性，还达到了降低封装芯片厚度的目的。另外，由于增加了rdl层的厚度，rdl层的电流通过能力增强，也提高了封装芯片的电学性能。
附图说明
13.图1为现有技术中正常封装芯片截面示意图；图2为现有技术中的封装芯片中由于rdl层过厚，第二pi层覆盖不好，rdl层中的cu严重氧化显微镜图片；图3为在晶圆上涂布第一pi层的下pi层后的截面示意图；图4为在下pi层上涂布上pi层后开设预留槽后的截面示意图；图5为沉积了rdl层后的截面示意图；图6为图5的俯视图；图7为在rdl层上涂布第二pi层并开设第二窗口后的截面示意图；图8为制备了焊接凸块后的封装芯片截面示意图。
具体实施方式
14.下面结合附图对本发明进行详细的介绍。
15.实施方式1：本实施方式提供了一种厚铜rdl封装芯片，如图8所示，包括晶圆1以及依次设置于其上的厚度h4为4μm的第一pi层2、厚度h1为15μm的rdl层3和厚度h5为7μm的第二pi层4，第一pi层2内具有第一窗口201，rdl层3的接触端301嵌入到第一窗口201内与晶圆1的输出端
101电性接触；第一pi层2内、第一窗口201与rdl层3之间还具有预留槽202，rdl层3的接触端301与接触面302之间还设有嵌入面303，嵌入面303嵌入与其形状和大小适配的预留槽202内。嵌入面303的外轮廓小于接触面302的外轮廓，二者之间的间距w为2μm。第二pi层4内具有第二窗口401，焊接凸块5的一端嵌入到第二窗口401内与rdl层3的接触面302电性接触。
16.由接触端301、嵌入面303和接触面302构成的rdl层3中，接触面302的厚度h2为8μm；嵌入面303的厚度h3即预留槽202的深度h6为7μm。
17.可见，本技术中的厚铜rdl封装芯片由于将rdl层3的一部分嵌入到第一pi层2中，可以在不增加rdl层3宽度的情况下，通过增大rdl层3的厚度提高其电流通过能力，而且，在rdl层3厚度增加的情况下，能够适当降低第二pi层4的厚度，不仅降低了封装芯片的整体厚度，还提高了封装芯片的整体电学性能。
18.实施方式2：本实施方式提供了一种厚铜rdl封装芯片的封装方法，如图3至8所示，通过以下工艺步骤完成：s1：在具有输出端101的晶圆1上涂布第一pi层2的下pi层203，厚度为6μm，待下pi层203固化后（厚度为3μm），在其上对应晶圆1的输出端101位置开设第一窗口201；如图3。
19.s2：继续在下pi层203上涂布上pi层204，厚度为10μm，对上pi层204进行曝光、显影后，在其上制备出预留槽202，此时，下pi层203和上pi层204构成第一pi层2；如图4。
20.s3：在第一pi层2及预留槽202上、预留槽202内以及第一窗口201内沉积金属层，去除多余的金属层后，暴露出部分第一pi层2，并形成由接触端301、嵌入面303以及接触面302构成的rdl层3；其中，接触端301位于第一窗口201内且与晶圆1的输出端101电性连接，嵌入面303位于预留槽202内，接触面302位于第一pi层2上方并将其部分覆盖；如图5和6。
21.s4：在暴露出的第一pi层2上以及rdl层3上涂布第二pi层4，并在第二pi层4内开设第二窗口401；如图7。
22.s5：在第二pi层4上及第二窗口401内生长焊接凸块5，焊接凸块5的一端嵌入到第二窗口401内并与rdl层3的接触面302电性接触，如图8。
23.通过上述方法制备出的厚铜rdl封装芯片结构即实施方式1中所述的结构，此处不再赘述。
24.上述实施方式只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所做的等效变换或修饰，都应涵盖在本发明的保护范围之内。
技术特征：1.一种厚铜rdl封装芯片，包括晶圆（1）以及依次设置于其上的第一pi层（2）、rdl层（3）和第二pi层（4），所述第一pi层（2）内具有第一窗口（201），所述rdl层（3）的接触端（301）嵌入到所述第一窗口（201）内与所述晶圆（1）的输出端（101）电性接触；所述第二pi层（4）内具有第二窗口（401），焊接凸块（5）的一端嵌入到所述第二窗口（401）内与所述rdl层（3）的接触面（302）电性接触；其特征在于，所述第一pi层（2）内、所述第一窗口（201）与所述rdl层（3）之间还具有预留槽（202），所述rdl层（3）的接触端（301）与接触面（302）之间还设有嵌入面（303），所述嵌入面（303）嵌入与其形状和大小适配的所述预留槽（202）内。2.根据权利要求1所述的厚铜rdl封装芯片，其特征在于，所述嵌入面（303）的外轮廓小于所述接触面（302）的外轮廓，二者之间的间距w为1~3μm。3.根据权利要求1所述的厚铜rdl封装芯片，其特征在于，所述rdl层（3）的总厚度h1为12~25μm。4.根据权利要求3所述的厚铜rdl封装芯片，其特征在于，所述接触面（302）的厚度h2为5~10μm；所述嵌入面（303）的厚度h3为5~10μm。5.根据权利要求1至4中任一项所述的厚铜rdl封装芯片，其特征在于，所述第一pi层（2）的厚度h4为4~15μm。6.根据权利要求1至4中任一项所述的厚铜rdl封装芯片，其特征在于，所述第二pi层（4）的厚度h5为5~10μm。7.一种厚铜rdl封装芯片的封装方法，其特征在于，包含以下步骤：s1：在具有输出端的晶圆（1）上涂布第一pi层（2）的下pi层（203），待所述下pi层（203）固化后在其上对应所述晶圆（1）的输出端（101）位置开设第一窗口（201）；s2：继续在所述下pi层（203）上涂布上pi层（204），对所述上pi层（204）进行曝光、显影后，在其上制备出预留槽（202），此时，所述下pi层（203）和所述上pi层（204）构成所述第一pi层（2）；s3：在所述第一pi层（2）上、所述预留槽（202）内以及所述第一窗口（201）内沉积金属层，去除多余的金属层后，暴露出部分所述第一pi层（2），并形成由接触端（301）、嵌入面（303）以及接触面（302）构成的rdl层（3）；其中，所述接触端（301）位于所述第一窗口（201）内且与所述晶圆（1）的输出端（101）电性连接，所述嵌入面（303）位于所述预留槽（202）内，所述接触面（302）位于所述第一pi层（2）上方并将其部分覆盖；s4：在暴露出的所述第一pi层（2）上以及所述rdl层（3）上涂布第二pi层（4），并在所述第二pi层（4）内开设第二窗口（401）；s5：在所述第二pi层（4）上及所述第二窗口（401）内生长焊接凸块（5），所述焊接凸块（5）的一端嵌入到所述第二窗口（401）内并与所述rdl层（3）的接触面（302）电性接触。
技术总结本发明涉及芯片封装领域，公开了一种厚铜RDL封装芯片及其封装方法，该芯片包括晶圆以及依次设置于其上的第一PI层、RDL层和第二PI层，第一PI层内具有第一窗口，RDL层的接触端嵌入到第一窗口内与晶圆的输出端电性接触；第二PI层内具有第二窗口，焊接凸块的一端嵌入到第二窗口内与RDL层的接触面电性接触；第一PI层内、第一窗口与RDL层之间还具有预留槽，RDL层的接触端与接触面之间还设有嵌入面，嵌入面嵌入与其形状和大小适配的预留槽内。本发明能够在不能增加RDL层宽度的前提下，在增加电流通过能力的同时，降低第二PI层的厚度，进一步达到了降低封装芯片整体厚度的目的。到了降低封装芯片整体厚度的目的。到了降低封装芯片整体厚度的目的。
技术研发人员：杨雪松
受保护的技术使用者：江苏纳沛斯半导体有限公司
技术研发日：2022.07.20
技术公布日：2022/11/1
