1.本技术涉及半导体集成电路制造技术领域，尤其涉及一种晶体管寄生电容测试模组、装置及方法。
背景技术：2.随着电路规模的不断增大，器件尺寸的不断缩小，以及电路物理结构的不断复杂化，晶体管，如mosfet(metal-oxide-semiconductor field-effect transistor，金氧半场效晶体管)，寄生电容对电路性能的影响越越来越大，已成为限制高频数字电路的速度和功耗的瓶颈。
3.mosfet的寄生电容主要包括：栅极到接触孔的电容、栅极到互联金属的电容、栅极到有源区的电容、栅极到体区(well)的电容等。在进行栅极到接触孔的电容和栅极到互联金属的电容测量时，通常通过转换掺杂类型、去除有源区等方式得到去嵌结果或算出各个电容成分的占比。
4.上述方式改变了晶体管的核心部件有源区，从而导致晶体管其他部件的性能与初始的晶体管不尽相同，导致通过进行去嵌或拆分计算的结果存在较大的误差，最终测试结果的精准度较低，无法满足高精度的仿真、建模、电路设计等的需求。
技术实现要素：5.本技术提供一种晶体管寄生电容测试模组、装置及方法，用以解决的晶体管寄生电容测试精准度较低的问题。
6.第一方面，本技术提供一种晶体管寄生电容测试模组，包括：第一模块和第二模块；所述第一模块和第二模块均包括待测试晶体管与第一晶体管；
7.其中，所述待测试晶体管与对应的第一晶体管共用体区以及第一电极，所述第一电极为源极或漏极；除所述第二模块中的第一电极外，每个电极，包括栅极、源极和漏极，通过一接触孔与对应的互联金属连接，组成一端口；所述第二模块中的第一电极对应的端口中的接触孔被去除；所述第一模块用于确定所述待测试晶体管的栅极端口电容；所述第二模块用于确定所述待测试晶体管的金属层寄生电容和/或接触孔寄生电容；其中，所述待测试晶体管的栅极端口电容为所述待测试晶体管的栅极端口与所述待测试晶体管的其他端口之间的电容；所述待测试晶体管的金属层寄生电容为包括所述待测试晶体管的栅极端口与所述待测试晶体管其他端口的互联金属之间的寄生电容；所述待测试晶体管的接触孔寄生电容为所述待测试晶体管栅极端口与所述待测试晶体管其他端口的接触孔之间的寄生电容，端口包括对应的电极、电极上的接触孔以及对应的互联金属。
8.在一种可能的设计中，所述第一模块，具体用于：
9.在为所述第一晶体管的栅极施加工作电压以开启所述第一晶体管之后，确定所述第一模块中所述待测试晶体管栅极端口与第一端口之间的电容，为所述栅极端口电容；其中，所述第一端口包括所述第一电极对应的端口、第二电极对应的端口和第三电极对应的
端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第三电极为所述第一模块或所述第二模块中所述待测试晶体管除去所述第一电极和栅极之外的电极。
10.在一种可能的设计中，所述第二模块，具体用于：
11.在为所述第一晶体管的栅极施加工作电压以开启所述第一晶体管之后，基于所述第二模块中所述待测试晶体管栅极端口与所述第一电极对应的互联金属之间的电容确定所述金属层寄生电容；基于所述第二模块中所述待测试晶体管栅极端口与第二端口之间的电容、所述金属层寄生电容以及所述栅极端口电容，确定所述接触孔寄生电容；其中，所述第二端口包括第二电极对应的端口和第三电极对应的端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第三电极为所述第一模块或所述第二模块中所述待测试晶体管除去所述第一电极和栅极之外的电极。
12.在一种可能的设计中，所述第二电极对应的互联金属和所述第三电极对应的互联金属连接在一起作为所述第二端口，所述金属层寄生电容为第一电容的2倍；所述接触孔寄生电容为所述栅极端口电容减去第一电容和第二电容两者之和的差值的2倍；其中，第一电容为所述第二模块中所述待测试晶体管栅极端口与所述第一电极对应的互联金属之间的电容，所述第二电容为所述第二模块中所述待测试晶体管的栅极端口与所述第二端口之间的电容。
13.在一种可能的设计中，所述第一模块和所述第二模块还均包括第二晶体管；其中，所述待测试晶体管设置于对应的第一晶体管和对应的第二晶体管之间，所述待测试晶体管与对应的第二晶体管共用体区以及第三电极，所述第一电极与所述第三电极组成所述待测试晶体管的源极和漏极；所述第二模块中的第三电极与对应的互联金属之间不存在接触孔。
14.在一种可能的设计中，所述第一模块，具体用于：
15.在为所述第一晶体管和所述第二晶体管的栅极施加工作电压以开启所述第一晶体管和所述第二晶体管之后，确定所述第一模块中所述待测试晶体管栅极端口与第三端口之间的电容，为所述栅极端口电容；其中，所述第三端口包括第一电极、第二电极、第三电极以及第四电极四个电极对应的端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第四电极为所述第一模块或所述第二模块中，所述第二晶体管除栅极和所述第三电极之外的电极。
16.在一种可能的设计中，所述第二模块，具体用于：
17.在为所述第一晶体管和所述第二晶体管的栅极施加工作电压以开启所述第一晶体管和所述第二晶体管之后，确定所述第二模块中所述待测试晶体管栅极端口与第四端口之间的电容为所述金属层寄生电容；基于所述第二模块中所述待测试晶体管栅极端口与第五端口之间的电容、所述金属层寄生电容以及所述栅极端口电容，确定所述接触孔寄生电容；其中，所述第四端口包括所述第一电极对应的端口和所述第三电极对应的端口，所述第五端口包括第二电极对应的端口和第四电极对应的端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第四电极为所述第一模块或所述第二模块中，所述第二晶体管除栅极和所述第三电极之外的电极。
18.在一种可能的设计中，所述第一电极对应的互联金属与所述第三电极对应的互联
金属连接在一起作为第四端口，所述第二电极对应的互联金属与第四电极对应的互联金属连接在一起作为第五端口，所述接触孔寄生电容为所述栅极端口电容减去所述金属层寄生电容与第三电容两者之和的差值；其中，所述第三电容为所述第二模块中所述待测试晶体管栅极端口与所述第五端口之间的电容。
19.第二方面，本技术提供一种晶体管寄生电容测试装置，该装置包括测量设备和本技术第一方面提供的晶体管寄生电容测试模组，该测量设备用于检测待测试晶体管的金属层寄生电容和/或接触孔寄生电容。
20.第三方面，本技术提供一种晶体管寄生电容测试方法，该方法应用于本技术第一方面提供的晶体管寄生电容测试模组，该方法包括：
21.基于第一模块，确定所述待测试晶体管栅极的栅极端口电容；基于第二模块以及所述栅极端口电容，确定所述待测试晶体管的金属层寄生电容和/或接触孔寄生电容。
22.可选的，基于第一模块，确定所述待测试晶体管栅极的栅极端口电容，包括：
23.为所述第一模块的第一晶体管的栅极施加工作电压，以开启所述第一模块的第一晶体管；确定所述第一模块中所述待测试晶体管栅极端口与第一端口之间的电容，为所述栅极端口电容；其中，所述第一端口包括所述第一电极对应的端口、第二电极对应的端口和第三电极对应的端口。
24.可选的，基于第二模块以及所述栅极端口电容，确定所述待测试晶体管的金属层寄生电容和/或接触孔寄生电容，包括：
25.为所述第二模块的第一晶体管的栅极施加工作电压，以开启所述第二模块的第一晶体管；基于所述第二模块中所述待测试晶体管栅极端口与所述第一电极对应的互联金属之间的电容，确定所述金属层寄生电容；基于所述第二模块中所述待测试晶体管栅极端口与第二端口之间的电容、所述金属层寄生电容以及所述栅极端口电容，确定所述接触孔寄生电容；其中，所述第二端口包括第二电极对应的端口和第三电极对应的端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第三电极为所述第一模块或所述第二模块中所述待测试晶体管除去所述第一电极和栅极之外的电极。
26.可选的，基于第一模块，确定所述待测试晶体管栅极的栅极端口电容，包括：
27.为所述第一模块的第一晶体管和第二晶体管的栅极施加工作电压，以开启所述第一模块的第一晶体管和第二晶体管；确定所述第一模块中所述待测试晶体管栅极端口与第三端口之间的电容，为所述栅极端口电容；其中，所述第三端口包括第一电极、第二电极、第三电极以及第四电极四个电极对应的端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第四电极为所述第一模块或所述第二模块中，所述第二晶体管除栅极和所述第三电极之外的电极。
28.可选的，基于第二模块以及所述栅极端口电容，确定所述待测试晶体管的金属层寄生电容和/或接触孔寄生电容，包括：
29.为所述第二模块的第一晶体管和第二晶体管的栅极施加工作电压，以开启所述第二模块的第一晶体管和第二晶体管之后，确定所述第二模块中所述待测试晶体管栅极端口与第四端口之间的电容为所述金属层寄生电容；基于所述第二模块中所述待测试晶体管栅极端口与第五端口之间的电容、所述金属层寄生电容以及所述栅极端口电容，确定所述接
触孔寄生电容；其中，所述第四端口包括所述第一电极对应的端口和所述第三电极对应的端口，所述第五端口包括第二电极对应的端口和第四电极对应的端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第四电极为所述第一模块或所述第二模块中，所述第二晶体管除栅极和所述第三电极之外的电极。
30.本技术提供的晶体管寄生电容测试模组、装置及方法，提供了至少由第一模块和第二模块组成的测试模组，该第一模块和第二模块均包括待测试晶体管与第一晶体管，在第一模块和第二模块中，该待测试晶体管均与对应的第一晶体管共用体区和第一电极，第一电极可以为漏极或源极，在第一模块中，各电极，包括源极、漏极和栅极，均通过一个接触孔与对应的互联金属连接，组成对应的端口，以基于端口引出对应的电极；可以通过去除第一模块中第一电极的接触孔的方式，得到第二模块，即第二模块与第一模块的不同之处为第一模块中第一电极通过接触孔与对应的互联金属连接，第二模块中该第一电极与对应的互联金属之间的接触孔被去除；通过第一模块与仅去除接触孔的第二模块组成的模组进行晶体管寄生电容的测试，得以保留元件正常使用时的核心结构，保持了测试与实际使用时元件特性的一致性，最大程度保证了采用对照式拆分方式测量寄生电容的准确度。
附图说明
31.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并与说明书一起用于解释本技术的原理。
32.图1为现有技术中晶体管的结构示意图；
33.图2为本技术一个实施例提供的晶体管寄生电容测试模组的结构示意图；
34.图3为本技术图2所示实施例中提供的第一模块在测试时的连接示意图；
35.图4为本技术图2所示实施例中提供的第二模块在测试时的连接示意图；
36.图5为本技术另一个实施例提供的晶体管寄生电容测试模组的结构示意图；
37.图6为本技术图5所示实施例中提供的第一模块的等效电路图；
38.图7为本技术图5所示实施例中第一模块在测试时的连接示意图；
39.图8为本技术图5所示实施例中第二模块在测试时的连接示意图；
40.图9为本技术一个实施例提供的晶体管寄生电容测试方法的流程示意图。
41.附图标记说明：
42.gt-栅极；
43.d-漏极；
44.s-源极；
45.o-栅氧化层；
46.w-体区；
47.m-互联金属；
48.ct-接触孔；
49.20-晶体管寄生电容测试模组；
50.210-第一模块；
51.220-第二模块；
52.204-待测试晶体管；
53.206-第一晶体管；
54.208-第二晶体管；
55.e1-第一电极；
56.e2-第二电极；
57.e3-第三电极；
58.e3-第四电极；
59.t1-第一端口；
60.t2-第二端口；
61.t3-第三端口；
62.t4-第四端口；
63.t5-第五端口。
64.通过上述附图，已示出本技术明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本技术构思的范围，而是通过参考特定实施例为本领域技术人员说明本技术的概念。
具体实施方式
65.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
66.随着电路规模的不断增大、器件尺寸越来越小以及器件之间距离越来越近，mosfet器件的寄生电容对电路整体性能的影响也越来越大，为了提高电路性能，需要准确地测量mosfet的寄生电容，尤其是栅极到接触孔(contact，ct)的电容cct、栅极到互联金属(metal)的电容cmetal等。
67.下面以具体地实施例对本技术的技术方案以及本技术的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本技术的实施例进行描述。
68.图1为现有技术中晶体管的结构示意图，如1以晶体管为mosfet为例，如图1所示，在该mosfet中栅极gt、漏极d、源极s、栅氧化层o、体区w、用来引出的互联金属m以及连接互联金属m与对应的电极的接触孔ct，栅氧化层o位于栅极gt与体区w之间，离子重掺杂的有源区由漏极d和源极s组成，体区w为与该有源区掺杂离子类型相反的离子轻掺杂区。
69.在图1中，mosfet从栅极gt出发的栅极端口电容cgt主要包括：栅极gt到接触孔之间的电容cct、栅极gt到互联金属之间的电容cmetal、栅极gt到有源区之间的电容cf以及栅极gt与沟道或体区w之间的一个变动的电容cint。栅极gt到有源区之间的电容cf包括栅极gt到漏极d之间的电容cgd，以及栅极gt到源极s之间的电容cgs。其中，栅极gt对体区w的电容可以直接通过传统的mosfet器件c-v测试电路得到。由于栅极gt与接触孔(如接触孔ct2)之间的间距很小，使得cct和cmetal贡献的比例较大，需要进行单独检测，即需要从整体的栅极端口电容cgt中分离出cct和cmetal。
70.在进行cct和cmetal两个寄生电容测量时，由于常见的测量方式包括，通过对照分别扣除接触孔、有源区、部分金属等结构得到，或者通过转换掺杂类型来保留连接关系，进而通过分别取出金属、接触孔的结果，得到上述寄生电容。上述两种方式均对mosfet的核心部件有源区进行了调整，删除或改变掺杂类型，从而导致所测试的器件的特性与原本器件的特性不尽相同，最终导致寄生电容cct和cmetal测量结果误差较大，准确度较低，无法满足需求。
71.为了提高寄生电容cct和cmetal测量的准确度，本技术实施例提供了一种不改变晶体管核心部件(包括有源区、栅极等)的测试模组，该测试模组包括两个模块，第一模块通过在单个晶体管一侧或两侧增加一个晶体管，互相之间共用一个源漏区实现，另一个模块，即第二模块，可以通过在该第一模块的基础上去除共用电极(第一电极)处的接触孔实现，基于该第一模块和第二模块组成的测试模组实现寄生电容cct和/或cmetal的测量，以尽量保留电路正常使用时晶体管的核心结构，从而最大程度保证对照式拆分测量的准确性。
72.为了便于区分，在后续附图中统一采用下述方式表示对应的部件：互联金属m采用横线填充，接触孔ct采用斜线“\”填充，栅极gt采用反斜线“/”填充，源极s和漏极d不进行区分均采用网状线填充，栅氧化层o采用点进行填充，体区w无填充。
73.图2为本技术一个实施例提供的晶体管寄生电容测试模组的结构示意图，如图2所示，该晶体管寄生电容测试模组20包括：第一模块210和第二模块220，第一模块210和第二模块均220包括待测试晶体管204和第一晶体管206。
74.其中，待测试晶体管204与对应的第一晶体管206共用体区w以及第一电极e1，第一电极e1可以为源极或漏极，如第一电极e1可以为待测试晶体管204的漏极d且为第一晶体管206的源极s，或者第一电极e1可以为待测试晶体管204的源极s且为第一晶体管206的漏极d。在一些情况下，源极和漏极可以互换，则第一电极e1可以为待测试晶体管204的源极s和第一晶体管206的源极s，或者可以为待测试晶体管204的漏极d和第一晶体管206的漏极d。除第二模块220中的第一电极e1外，每个电极，包括栅极gt、源极s和漏极d，通过一接触孔ct与对应的互联金属m连接，从而组成电极对应的端口，如栅极端口、源极端口、漏极端口；第二模块220中的第一电极e1与对应的互联金属m之间的接触孔ct被去除，即二模块220中的第一电极e1对应的端口中的接触孔ct被去除；第一模块210用于确定待测试晶体管204的栅极端口电容cgt；第二模块220用于确定待测试晶体管204的金属层寄生电容cmetal和/或接触孔寄生电容cct。
75.栅极端口电容cgt用于表征栅极端口与其他需要考察的各端口之间的电容。待测试晶体管204的栅极端口电容cgt为待测试晶体管204的栅极端口与待测试晶体管204的其他端口之间的电容，该其他端口为除去栅极端口外的一个或多个端口，可以包括源极端口、漏极端口，还可以包括体区。
76.金属层寄生电容cmetal用于表征栅极端口与其他端口(源极端口和漏极端口)的互联金属m之间的寄生电容。待测试晶体管204的金属层寄生电容cmetal包括待测试晶体管204的栅极端口与待测试晶体管204其他端口(源极端口和漏极端口)的互联金属m之间的寄生电容。
77.接触孔寄生电容cct用于表征栅极端口与其他端口(源极端口和漏极端口)的接触孔ct之间的寄生电容。待测试晶体管204的接触孔寄生电容cct为待测试晶体管204栅极端
口与待测试晶体管204其他端口(源极端口和漏极端口)的接触孔ct之间的寄生电容。
78.本技术所指端口包括对应的电极(栅极gt、源极s或漏极d)、电极上的接触孔ct(若有)以及对应的互联金属m。
79.在制备出两个第一模块210之后，可以通过去除其中一个第一模块210中第一电极e1与其对应的互联金属m之间的接触孔ct的方式，即去除一个第一模块210中第一电极e1对应的端口中的接触孔ct的方式，得到上述第二模块220，以确保第一模块210与第二模块220之间仅存在是否包括第一电极e1处的接触孔ct这一差异。
80.待测试晶体管204和第一晶体管206可以为相同的晶体管，如mosfet、finfet(fin field-effect transistor，鳍式场效应晶体管)等。
81.在一个实施例中，第一晶体管206和待测试晶体管204的掺杂类型相同，如均为pmosfet，或者均为nmosfet。
82.在一个实施例中，待测试晶体管204或第一晶体管206可以为平面体硅mosfet、soi(绝缘体上硅)的mosfet、finfet等。
83.具体的，可以在开启第一模块210中的第一晶体管206之后，基于开启第一晶体管206之后的第一模块210，确定待测试晶体管204的栅极端口电容cgt。
84.开启第一晶体管206可以具体为：将第一晶体管206的体区w接地，栅极gt施加工作电压，如足够大的正压(第一晶体管206为nmos)或负压(第一晶体管206为pmos)。
85.在开启第一晶体管206之后，可以将第一晶体管206和待测试晶体管204的源极s和漏极d均连接为一端，则第一模块210中待测试晶体管204栅极端口与任意一个源极s或漏极d之间的电容即为待测试晶体管204的栅极端口电容cgt。
86.在一个实施例中，第一模块210中的第一电极e1、第二电极e2以及第三电极e3这三个电极对应的端口连接为一个端口，记为第一端口t1。第二电极e2为第一模块210或第二模块220中第一晶体管206除去第一电极e1和栅极gt之外的电极，第三电极e3为第一模块210或第二模块220中待测试晶体管204除去第一电极e1和栅极gt之外的电极。即第一模块210中的待测试晶体管204和第一晶体管206这两个晶体管的漏极d和源极s均连接在一起，作为第一端口t1。
87.在一个实施例中，第一模块210中的第一电极e1、第二电极e2以及第三电极e3这三个电极对应的端口可以分别施加对应的电压，以模拟待测试晶体管204的使用工况，从而将第一电极e1、第二电极e2以及第三电极e3这三个电极对应的端口均作为第一端口t1。即第一模块210中的待测试晶体管204和第一晶体管206这两个晶体管的漏极d和源极s均作为不同的第一端口t1。
88.在开启第一模块210中的第一晶体管206之后，确定待测试晶体管204的栅极端口与上述第一端口t1之间的电容为栅极端口电容cgt。
89.在一个实施例中，第二模块220中的第二电极e2与第三电极e3这两个电极对应的互联金属连接在一起，作为一个端口，记为第二端口t2。在第一晶体管206被开启之后，可以通过测量待测试晶体管204栅极端口与第一电极e1对应的互联金属之间的电容，得到金属层寄生电容cmetal；以及通过测量第一电极e1对应的互联金属与第二端口t2之间的电容，结合上述金属层寄生电容cmetal以及栅极端口电容cgt，得到接触孔寄生电容cct。
90.本技术提供的晶体管寄生电容测试模组，提供了由第一模块和第二模块组成的测
试模组，该第一模块和第二模块均包括待测试晶体管与第一晶体管，在第一模块和第二模块中，该待测试晶体管均与对应的第一晶体管共用体区和第一电极，第一电极可以为漏极或源极，在第一模块中，各电极，包括源极、漏极和栅极，均通过一个接触孔与对应的互联金属连接，组成对应的端口，以基于端口引出对应的电极；可以通过去除第一模块中第一电极的接触孔的方式，得到第二模块，即第二模块与第一模块的不同之处为第一模块中第一电极通过接触孔与对应的互联金属连接，第二模块中该第一电极与对应的互联金属之间的接触孔被去除；通过第一模块与仅去除接触孔的第二模块组成的模组进行晶体管寄生电容的测试，得以保留元件正常使用时的核心结构，保持了测试与实际使用时元件特性的一致性，最大程度保证了采用对照式拆分方式测量寄生电容的准确度。
91.可选的，第一模块210，具体用于：
92.在为第一晶体管206的栅极gt施加工作电压以开启第一晶体管206之后，确定第一模块210中待测试晶体管204栅极端口与第一端口t1之间的电容，为栅极端口电容cgt。
93.其中，第一端口t1包括第一电极e1对应的端口、第二电极e2对应的端口和第三电极e3对应的端口，第二电极e2为第一模块210或第二模块220中第一晶体管206除去第一电极e1和栅极gt之外的电极，第三电极e3为第一模块210或第二模块220中待测试晶体管204除去第一电极e1和栅极gt之外的电极。
94.在测试栅极端口电容cgt时，可以为第一电极e1对应的端口、第二电极e2对应的端口和第三电极e3对应的端口各自施加对应的电压，以模拟待测试晶体管204真实使用时的工况，e1至e3这三个电极对应的端口所施加的电压可以不同，也可以相同。
95.可选的，第一模块210，具体用于：
96.在连接第一电极e1、第二电极e2以及第三电极e3三个电极对应的互联金属作为第一端口t1，以及为第一晶体管206的栅极gt施加工作电压以开启第一晶体管206之后，确定第一模块210中待测试晶体管204栅极端口与第一端口t1之间的电容，为待测试晶体管204的栅极端口电容cgt。
97.以第一电极e1为待测试晶体管204的漏极d、为第一晶体管206的源极s为例，则第二电极e2为待测试晶体管204的源极s、为第一晶体管206的漏极d。以第一电极e1为待测试晶体管204的源极s、为第一晶体管206的漏极d为例，则第二电极e2为待测试晶体管204的漏极d、为第一晶体管206的源极s。
98.在测试栅极端口电容cgt时，可以将第一模块210中所共用的体区w接地。
99.在一个实施例中，在测试栅极端口电容cgt时，还可以基于晶体管实际工作时的工况，在第一晶体管206的栅极gt、体区w以及上述第一端口t1处添加偏置电压，以使测试所得的栅极端口电容cgt更符合真实使用的场景。
100.示例性的，图3为本技术图2所示实施例中提供的第一模块在测试时的连接示意图，如图3所示，在测试栅极端口电容cgt时，在将第一模块210的体区w接地之后，为了简化测试步骤，可以将第一电极e1、第二电极e2以及第三电极e3这三个电极对应的端口中的互联金属m连接在一起作为第一端口t1，从而以第一模块210中第一晶体管206的栅极端口为控制端口，通过在该控制端口施加一个合适的工作电压，保证开启该第一晶体管206。从而通过测量设备测量第一端口t1与第一模块210中待测试晶体管204栅极端口之间的电容，得到待测试晶体管204的栅极端口电容cgt。
101.在第一模块210中，由于第一晶体管206与待测试晶体管204共用体区w，则在第一晶体管206和待测试晶体管204被开启之后，相当于在待测试晶体管204的一侧串联一个电阻，则可以通过测量待测试晶体管204栅极端口与除去第一晶体管206的栅极gt之外的任意一个其他电极，如第一晶体管206的源极s或漏极d、待测试晶体管204的源极s或漏极d，对应的互联金属之间的电容，即通过测量待测试晶体管204栅极端口与第一端口t1之间的电容，得到待测试晶体管204的栅极端口电容cgt。
102.通过在单个晶体管的基础上，在其单侧增加一个同型晶体管，互相之间共用一个源漏区，得到第一模块210，通过简单的连接，得以基于该第一模块210测得栅极端口电容cgt，为后续的金属层寄生电容、接触孔寄生电容的测量打下基础，且第一模块210结构简单、测试复杂度低，易于实现。
103.可选的，第二模块220，具体用于：
104.在为第一晶体管206的栅极gt施加工作电压以开启第一晶体管206之后，基于第二模块220中待测试晶体管204栅极端口与第一电极e1对应的互联金属之间的电容，确定待测试晶体管204的金属层寄生电容cmetal；基于第二模块220中待测试晶体管204栅极端口与第二端口t2之间的电容、所确定的金属层寄生电容cmetal以及栅极端口电容cgt，确定待测试晶体管204的接触孔寄生电容cct。
105.其中，第二端口t2包括第二电极e2对应的端口和第三电极e3对应的端口。
106.在一个实施例中，在测试金属层寄生电容cmetal和接触孔寄生电容cct时，可以根据实际需求，为第二电极e2对应的端口和第三电极e3对应的端口施加所需的电压，两个端口所施加的电压可以不同，也可以相同。
107.可选的，第二模块220，具体用于：
108.在连接第二电极e2的互联金属和第三电极e3的互联金属作为第二端口t2，以及为第一晶体管206的栅极gt施加工作电压以开启第一晶体管206之后，基于第二模块220中待测试晶体管204栅极端口与第一电极e1对应的互联金属之间的电容，确定待测试晶体管204的金属层寄生电容cmetal；基于第二模块220中待测试晶体管204栅极端口与第二端口t2之间的电容、所确定的金属层寄生电容cmetal以及栅极端口电容cgt，确定待测试晶体管204的接触孔寄生电容cct。
109.在测试时，还可以根据实际需求，为第二端口t2施加一定的电压。
110.在测试金属层寄生电容cmetal和接触孔寄生电容cct时，可以通过第一模块210和第二模块220进行，由于第二模块220相较于第一模块210缺少了第一电极e1处的接触孔，则可以通过第一模块210和第二模块220对照拆分，进行金属层寄生电容cmetal和接触孔寄生电容cct的测试。
111.具体的，在开启第一晶体管206之后，具体开启方式可以参照前述相关部分的描述，此处不再赘述，由于第二模块220中待测试晶体管204的第一电极e1(源极s或漏极d)与其对应的互联金属断开，即去除了第一电极e1处的接触孔，则无法通过第一电极e1对应的互联金属进行电容的测量。由于在第二模块220中，待测试晶体管204和第一晶体管206共用体区w，故可以通过第一晶体管206的第一电极e1、第一晶体管206开启后的导通的沟道、第二电极e2以及第二电极e2对应的互联金属层这一通路实现从外部端口(t2)对待测试晶体管24的有源区施加状态，以进行相应电容的测量。
112.可选的，金属层寄生电容cmetal为第一电容的2倍；接触孔寄生电容cct为栅极端口电容cgt减去第一电容和第二电容两者之和的差值的2倍；其中，第一电容为第二模块220中待测试晶体管204栅极端口与第一电极e1对应的互联金属之间的电容，第二电容为第二模块220中待测试晶体管204的栅极gt与第二端口t2之间的电容。
113.示例性的，图4为本技术图2所示实施例中提供的第二模块在测试时的连接示意图，如图4所示，在进行金属层寄生电容cmetal和接触孔寄生电容cct测试时，需将第二模块220的体区w接地，将第二电极e2以及第三电极e3这两个电极对应的互联金属连接作为第二端口t2，从而以第二模块210中第一晶体管206的栅极端口为控制端口，通过在该控制端口施加一个合适的工作电压，保证开启该第一晶体管206。从而通过测量设备测量待测试晶体管204栅极端口与第一电极e1对应的互联金属之间的电容，即得到cmetal/2；通过该测量设备测量第二模块220中待测试晶体管204栅极端口与第二端口t2之间的电容，得到cint+cf+cct/2+cmetal/2，由于cgt＝cint+cf+cct+cmetal，最后通过计算cgt与上述测量得到的两个电容之和的差值，即cgt
–
(cmetal/2+cint+cf+cct/2+cmetal/2)＝cct/2，进而得到金属层寄生电容cmetal和接触孔寄生电容cct。
114.为了进一步提高测量的准确度，本技术实施例还提供另一种晶体管寄生电容测试模组，该测试模组，通过在待测试晶体管204的源极s和漏极d对应的两侧分别增设一个同型的晶体管，互相之间有一个源漏区(包括有源区、接触孔以及互联金属)是共用的，如图5所示的对称结构。图5为本技术另一个实施例提供的晶体管寄生电容测试模组的结构示意图，结合图2和图5可知，在本实施例中，该晶体管寄生电容测试模组20的第一模块210和第二模块220均还包括第二晶体管208。
115.其中，待测试晶体管204设置于对应的第一晶体管206和对应的第二晶体管208之间，待测试晶体管204与对应的第二晶体管208共用体区w以及第三电极e3，第一电极e1与第三电极e3组成待测试晶体管204的源极s和漏极d，第二模块220中的第三电极e3与对应的互联金属m之间不存在接触孔ct。即第二模块220中的第三电极e3对应的端口中的接触孔ct被去除。
116.示例性的，第三电极e3可以为待测试晶体管204的漏极d且为第二晶体管208的源极s，或者第三电极e3可以为待测试晶体管204的源极s且为第二晶体管208的漏极d。在一些情况下，源极s和漏极d可以互换，则第三电极e3可以为待测试晶体管204的漏极d且为第二晶体管208的漏极d，或者第三电极e3可以为待测试晶体管204的源极s且为第二晶体管208的源极s。
117.在制备两个上述第一模块210之后，可以将其中一个第一模块210的第一电极e1以及第三电极e3这两个电极对应的接触孔去除的方式，得到第二模块220。
118.在一个实施例中，第一晶体管206、第二晶体管208可以均为与待测试晶体管204c掺杂类型相同的晶体管。如待测试晶体管204、第一晶体管206、第二晶体管208可以为同样的晶体管。
119.图6为本技术图5所示实施例中提供的第一模块的等效电路图，结合图5和图6可知，该晶体管寄生电容测试模组20通过在待测试晶体管204的两侧分别设置一个晶体管，即第一晶体管206和第二晶体管208，待测试晶体管204、第一晶体管206和第二晶体管208共用同一体区w，第一晶体管206与待测试晶体管204共用第一电极e1，可以为待测试晶体管204
的源极s或漏极d，第二晶体管208与待测试晶体管204共用第三电极e3，可以为待测试晶体管204的漏极或源极s，图6中以第一电极e1为待测试晶体管204的源极s为例，第三电极e3为待测试晶体管204的漏极d为例，待测试晶体管204、第一晶体管206和第二晶体管208由于共用体区w，在使用时体区w通常接地。
120.在进行寄生电容测试时，可以先开启待测试晶体管204两侧的晶体管，即第一晶体管206和第二晶体管208，在开启第一晶体管206和第二晶体管208之后，通过测量第一模块210和第二模块220中待测试晶体管204栅极端口与对应端口之间的电容，确定金属层寄生电容cmetal和接触孔寄生电容cct。
121.可选的，第一模块210，具体用于：
122.在为第一晶体管206和第二晶体管208的栅极gt施加工作电压以开启第一晶体管206和第二晶体管208之后，确定第一模块210中待测试晶体管204栅极端口与第三端口t3之间的电容，为待测试晶体管204栅极端口电容cgt。
123.其中，第三端口t3包括第一电极e1、第二电极e2、第三电极e3以及第四电极e4这四个电极对应的端口。第四电极e4为第一模块210或第二模块220中，第二晶体管208除栅极gt和第三电极e3之外的电极，如源极s或漏极d。
124.在测试栅极端口电容cgt时，可以为各个第四端口(即第一电极e1、第二电极e2、第三电极e3以及第四电极e4)施加相同或不同的电压。
125.可选的，第一模块210，具体用于：
126.在连接第一电极e1、第二电极e2、第三电极e3以及第四电极e4四个电极对应的互联金属作为第三端口t3，以及为第一晶体管206和第二晶体管208的栅极gt施加工作电压以开启第一晶体管206和第二晶体管208之后，确定第一模块210中待测试晶体管204栅极端口与第三端口t3之间的电容，为待测试晶体管204栅极端口电容cgt。
127.由于第一晶体管206和第二晶体管208，均与待测试晶体管204共用同一个体区，在第一晶体管206和第二晶体管208被开启之后，可均等效为一个电阻，从而通过待测试晶体管204左右两侧的晶体管，即第一晶体管206和第二晶体管208，用于控制直流状态，故而，通过测量待测试晶体管204栅极gt的引出端，即栅极端口，与第三端口t3之间的电容，便可以得到待测试晶体管204的栅极端口电容cgt。
128.在测试栅极端口电容cgt时，可以将第一模块210中所共用的体区w接地。
129.在一个实施例中，在测试栅极端口电容cgt时，还可以基于晶体管实际工作时的工况，在第一晶体管206的栅极gt、体区w以及上述第三端口t3处添加偏置电压，以使测试所得的栅极端口电容cgt更符合真实使用的场景。
130.在一个实施例中，第一模块210中的第一电极e1、第二电极e2、第三电极e3和第四电极e4这四个电极的互联金属连接在一起作为一个端口，记为第三端口t3，体区接地，在测试时，通过测量设备为第一模块210中的第一晶体管206施加足够大的工作电压，从而开启第一晶体管206，为待测试晶体管204的有源区施加状态，以测试待测试晶体管204的栅极端口电容cgt。
131.图7为本技术图5所示实施例中第一模块在测试时的连接示意图，如图7所示，在测试栅极端口电容cgt时，需将图5所示实施例中提供的第一模块210的体区w接地，将第一电极e1、第二电极e2、第三电极e3以及第四电极e4这四个电极对应的互联金属连接作为第三
端口t3，将第一模块210中第一晶体管206栅极端口以及第二晶体管208栅极端口连接作为控制端口，通过在该控制端口施加一个合适的工作电压，保证开启该第一晶体管206和第二晶体管208。从而通过测量设备测量第三端口t3与第一模块210中待测试晶体管204栅极端口之间的电容，得到待测试晶体管204的栅极端口电容cgt。
132.在第一模块210中，由于第一晶体管206与待测试晶体管204共用体区w，则在第一晶体管206和第二晶体管208被开启之后，相当于在待测试晶体管204的两侧分别串联一个电阻，则可以通过测量待测试晶体管204栅极端口与第三端口t3之间的电容，得到待测试晶体管204的栅极端口电容cgt。
133.可选的，第二模块220，具体用于：
134.在为第一晶体管206和第二晶体管208的栅极gt施加工作电压以开启第一晶体管206和第二晶体管208之后，确定第二模块220中待测试晶体管204栅极端口与第四端口t4之间的电容为金属层寄生电容cmetal；基于第二模块220中待测试晶体管204栅极端口与第五端口t5之间的电容、金属层寄生电容cmetal以及栅极端口电容cgt，确定待测试晶体管204的接触孔寄生电容cct。
135.其中，第四端口t4包括第一电极e1对应的端口和第三电极e3对应的端口，第五端口t5包括第二电极e2对应的端口和第四电极e4对应的端口，第四电极e4为第一模块210或第二模块220中，第二晶体管208除栅极gt和第三电极e3之外的电极。
136.在测试金属层寄生电容cmetal和接触孔寄生电容cct时，可以根据实际需求，为第四端口t4中的各个端口和各第五端口t5中的各个端口分别施加相同或不同的电压。
137.可选的，第二模块220，具体用于：
138.在连接第一电极e1对应的互联金属和第三电极e3对应的互联金属作为第四端口t4，连接第二电极e2对应的互联金属和第四电极e4对应的互联金属作为第五端口t5，以及为第一晶体管206和第二晶体管208的栅极gt施加工作电压以开启第一晶体管206和第二晶体管208之后，确定第二模块220中待测试晶体管204栅极端口与第四端口t4之间的电容为金属层寄生电容cmetal；基于第二模块220中待测试晶体管204栅极端口与第五端口t5之间的电容、金属层寄生电容cmetal以及栅极端口电容cgt，确定待测试晶体管204的接触孔寄生电容cct。
139.在一个实施例中，第二模块220中，第一电极e1与第三电极e3这两个电极对应的互联金属连接在一起，作为第四端口t4；第二电极e2与第四电极e4这两个电极对应的互联金属连接在一起，作为第五端口t5；第一晶体管206和第二晶体管208这两个晶体管的栅极端口连接在一起作为控制端口；体区w可以接地，也可以根据实际需求接一定的电压；控制端口被配置为施加工作电压，以开启第一晶体管206和第二晶体管208。从而在开启第一晶体管206和第二晶体管208之后，基于测试所得的待测试晶体管204栅极端口与第四端口t4之间的电容，以及与第五端口之间的电容，计算金属层寄生电容cmetal和接触孔寄生电容cct。
140.可选的，接触孔寄生电容cct为栅极端口电容cgt减去金属层寄生电容cmetal与第三电容两者之和的差值；其中，第三电容为第二模块220中待测试晶体管204栅极端口与第五端口t5之间的电容。
141.图8为本技术图5所示实施例中第二模块在测试时的连接示意图，如图8所示，在测
试金属层寄生电容cmetal和接触孔寄生电容cct时，在将图5所示实施例中提供的第二模块220的体区w接地，将第一电极e1和第三电极e3这两个电极对应的互联金属连接作为第四端口t4，第二电极e2和第四电极e4这四个电极对应的互联金属连接作为第五端口t3，以及将第二模块220中第一晶体管206栅极端口以及第二晶体管208栅极端口连接作为控制端口之后，通过在该控制端口施加一个合适的工作电压，保证开启该第一晶体管206和第二晶体管208。从而通过测量设备测量第四端口t4与第二模块210中待测试晶体管204栅极端口之间的电容，便可得到待测试晶体管204的金属层寄生电容cmetal；通过测量设备测量第五端口t5与第二模块210中待测试晶体管204栅极端口之间的电容，便可得到上述第三电容，其值为cint+cf，由于栅极端口电容cgt＝cint+cf+cmetal+cct，则可以通过计算栅极端口电容cgt减去所测得的金属层寄生电容cmetal以及减去第三电容的差值，得到接触孔寄生电容cct。
142.通过采用图5所示实施例提供的模组，通过仅去除部分接触孔、保留核心部件一致的方式，进行寄生电容的测试，且通过两侧设置的晶体管，实现从外部为待测试晶体管204施加状态，操作便捷，且测试准确度较高。
143.本技术实施例提供一种晶体管寄生电容测试装置，该装置包括测量设备和本技术上述任意实施例提供的晶体管寄生电容测试模组20，该测量设备用于检测待测试晶体管204的金属层寄生电容cmetal和/或接触孔寄生电容cct。
144.其中，测量设备可以为任意一种适用于晶体管电容测试的设备。
145.在一个实施例中，该晶体管寄生电容测试装置还包括通讯模块，如输入输出接口、无线通讯模块等，以输出所测得的待测试晶体管204的金属层寄生电容cmetal和/或接触孔寄生电容cct。如将金属层寄生电容cmetal和/或接触孔寄生电容cct发送至用户终端、显示终端等，以便于用户基于金属层寄生电容cmetal和/或接触孔寄生电容cct，进行电路设计、仿真、建模等。
146.在一个实施例中，该晶体管寄生电容测试装置还包括显示终端，以显示所测得的金属层寄生电容cmetal和/或接触孔寄生电容cct。
147.在一个实施例中，可以通过改变控制端口输入的电压，从而得到不同工况下待测试晶体管204的金属层寄生电容cmetal和/或接触孔寄生电容cct的变化曲线，进而通过通讯模块输出该变化曲线，通过显示终端显示该变化曲线。
148.图9为本技术一个实施例提供的晶体管寄生电容测试方法的流程示意图，本实施例提供的晶体管寄生电容测试方法应用于本技术上述任意实施例提供的晶体管寄生电容测试模组20，如图9所示，该方法包括以下步骤：
149.步骤s901，基于第一模块，确定所述待测试晶体管栅极的栅极端口电容。
150.步骤s902，基于第二模块以及所述栅极端口电容，确定所述待测试晶体管的金属层寄生电容和/或接触孔寄生电容。
151.可选的，基于第一模块，确定所述待测试晶体管栅极的栅极端口电容，包括：
152.为所述第一模块的第一晶体管的栅极施加工作电压，以开启所述第一模块的第一晶体管；确定所述第一模块中所述待测试晶体管栅极端口与第一端口之间的电容，为所述栅极端口电容；其中，所述第一端口包括所述第一电极对应的端口、第二电极对应的端口和第三电极对应的端口。
153.可选的，在为所述第一晶体管的栅极施加工作电压，以开启所述第一晶体管之前，还包括：
154.连接所述第一电极、第二电极以及第三电极三个电极对应的互联金属作为第一端口。
155.可选的，基于第二模块以及所述栅极端口电容，确定所述待测试晶体管的金属层寄生电容和/或接触孔寄生电容，包括：
156.为所述第二模块的第一晶体管的栅极施加工作电压，以开启所述第二模块的第一晶体管；基于所述第二模块中所述待测试晶体管栅极端口与所述第一电极对应的互联金属之间的电容，确定所述金属层寄生电容；基于所述第二模块中所述待测试晶体管栅极端口与第二端口之间的电容、所述金属层寄生电容以及所述栅极端口电容，确定所述接触孔寄生电容；其中，所述第二端口包括第二电极对应的端口和第三电极对应的端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第三电极为所述第一模块或所述第二模块中所述待测试晶体管除去所述第一电极和栅极之外的电极。
157.可选的，在为所述第二模块的第一晶体管的栅极施加工作电压，以开启所述第二模块的第一晶体管之前，所述方法还包括：
158.连接第二电极的互联金属和第三电极的互联金属作为第二端口。
159.可选的，基于第一模块，确定所述待测试晶体管栅极的栅极端口电容，包括：
160.为所述第一模块的第一晶体管和第二晶体管的栅极施加工作电压，以开启所述第一模块的第一晶体管和第二晶体管；确定所述第一模块中所述待测试晶体管栅极端口与第三端口之间的电容，为所述栅极端口电容。
161.其中，所述第三端口包括第一电极、第二电极、第三电极以及第四电极四个电极对应的端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第四电极为所述第一模块或所述第二模块中，所述第二晶体管除栅极和所述第三电极之外的电极。
162.可选的，在为所述第一模块的第一晶体管和第二晶体管的栅极施加工作电压，以开启所述第一模块的第一晶体管和第二晶体管之前，所述方法还包括：
163.连接所述第一电极、第二电极、第三电极以及第四电极四个电极对应的互联金属作为第三端口。
164.可选的，基于第二模块以及所述栅极端口电容，确定所述待测试晶体管的金属层寄生电容和/或接触孔寄生电容，包括：
165.为所述第二模块的第一晶体管和第二晶体管的栅极施加工作电压，以开启所述第二模块的第一晶体管和第二晶体管之后，确定所述第二模块中所述待测试晶体管栅极端口与第四端口之间的电容为所述金属层寄生电容；基于所述第二模块中所述待测试晶体管栅极端口与第五端口之间的电容、所述金属层寄生电容以及所述栅极端口电容，确定所述接触孔寄生电容；其中，所述第四端口包括所述第一电极对应的端口和所述第三电极对应的端口，所述第五端口包括第二电极对应的端口和第四电极对应的端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第四电极为所述第一模块或所述第二模块中，所述第二晶体管除栅极和所述第三电极之外
的电极。
166.可选的，在为所述第一晶体管和所述第二晶体管的栅极施加工作电压，以开启所述第一晶体管和所述第二晶体管之前，所述方法还包括：
167.连接第一电极对应的互联金属和第三电极对应的互联金属作为第四端口；连接第二电极对应的互联金属和第四电极对应的互联金属作为第五端口。
168.本技术实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现本技术任意实施例提供的晶体管寄生电容测试方法。
169.本技术实施例还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时用于实现本技术任意实施例提供的晶体管寄生电容测试方法。
170.在本技术所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
171.所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
172.另外，在本技术各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。上述模块成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
173.上述以软件功能模块的形式实现的集成的模块，可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(英文：processor)执行本技术各个实施例所述方法的部分步骤。
174.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本技术的其它实施方案。本技术旨在涵盖本技术的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本技术的一般性原理并包括本技术未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本技术的真正范围和精神由下面的权利要求书指出。
175.最后应说明的是：以上各实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述各实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的范围。
技术特征：1.一种晶体管寄生电容测试模组，其特征在于，包括：第一模块和第二模块；所述第一模块和第二模块均包括待测试晶体管与第一晶体管；其中，所述待测试晶体管与对应的第一晶体管共用体区以及第一电极，所述第一电极为源极或漏极；除所述第二模块中的第一电极外，每个电极，包括栅极、源极和漏极，通过一接触孔与对应的互联金属连接；所述第二模块中的第一电极对应的端口中的接触孔被去除；所述第一模块用于确定所述待测试晶体管的栅极端口电容；所述第二模块用于确定所述待测试晶体管的金属层寄生电容和/或接触孔寄生电容；其中，所述待测试晶体管的栅极端口电容为所述待测试晶体管的栅极端口与所述待测试晶体管的其他端口之间的电容；所述待测试晶体管的金属层寄生电容包括所述待测试晶体管的栅极端口与所述待测试晶体管其他端口的互联金属之间的寄生电容；所述待测试晶体管的接触孔寄生电容为所述待测试晶体管栅极端口与所述待测试晶体管其他端口的接触孔之间的寄生电容，端口包括对应的电极、电极上的接触孔以及对应的互联金属。2.根据权利要求1所述的模组，其特征在于，所述第一模块，具体用于：在为所述第一晶体管的栅极施加工作电压以开启所述第一晶体管之后，确定所述第一模块中所述待测试晶体管栅极端口与第一端口之间的电容，为所述栅极端口电容；其中，所述第一端口包括所述第一电极对应的端口、第二电极对应的端口和第三电极对应的端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第三电极为所述第一模块或所述第二模块中所述待测试晶体管除去所述第一电极和栅极之外的电极。3.根据权利要求1所述的模组，其特征在于，所述第二模块，具体用于：在为所述第一晶体管的栅极施加工作电压以开启所述第一晶体管之后，基于所述第二模块中所述待测试晶体管栅极端口与所述第一电极对应的互联金属之间的电容，确定所述金属层寄生电容；基于所述第二模块中所述待测试晶体管栅极端口与第二端口之间的电容、所述金属层寄生电容以及所述栅极端口电容，确定所述接触孔寄生电容；其中，所述第二端口包括第二电极对应的端口和第三电极对应的端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第三电极为所述第一模块或所述第二模块中所述待测试晶体管除去所述第一电极和栅极之外的电极。4.根据权利要求3所述的模组，其特征在于，所述金属层寄生电容为第一电容的2倍；所述接触孔寄生电容为所述栅极端口电容减去第一电容和第二电容两者之和的差值的2倍；其中，第一电容为所述第二模块中所述待测试晶体管栅极端口与所述第一电极对应的互联金属之间的电容，所述第二电容为所述第二模块中所述待测试晶体管的栅极端口与所述第二端口之间的电容。5.根据权利要求1所述的模组，其特征在于，所述第一模块和所述第二模块还均包括第二晶体管；其中，所述待测试晶体管设置于对应的第一晶体管和对应的第二晶体管之间，所述待
测试晶体管与对应的第二晶体管共用体区以及第三电极，所述第一电极与所述第三电极组成所述待测试晶体管的源极和漏极；所述第二模块中的第三电极与对应的互联金属之间不存在接触孔。6.根据权利要求5所述的模组，其特征在于，所述第一模块，具体用于：在为所述第一晶体管和所述第二晶体管的栅极施加工作电压以开启所述第一晶体管和所述第二晶体管之后，确定所述第一模块中所述待测试晶体管栅极端口与第三端口之间的电容，为所述栅极端口电容；其中，所述第三端口包括第一电极、第二电极、第三电极以及第四电极四个电极对应的端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第四电极为所述第一模块或所述第二模块中，所述第二晶体管除栅极和所述第三电极之外的电极。7.根据权利要求5所述的模组，其特征在于，所述第二模块，具体用于：在为所述第一晶体管和所述第二晶体管的栅极施加工作电压以开启所述第一晶体管和所述第二晶体管之后，确定所述第二模块中所述待测试晶体管栅极端口与第四端口之间的电容为所述金属层寄生电容；基于所述第二模块中所述待测试晶体管栅极端口与第五端口之间的电容、所述金属层寄生电容以及所述栅极端口电容，确定所述接触孔寄生电容；其中，所述第四端口包括所述第一电极对应的端口和所述第三电极对应的端口，所述第五端口包括第二电极对应的端口和第四电极对应的端口，所述第二电极为所述第一模块或所述第二模块中所述第一晶体管除去所述第一电极和栅极之外的电极，所述第四电极为所述第一模块或所述第二模块中，所述第二晶体管除栅极和所述第三电极之外的电极。8.根据权利要求7所述的模组，其特征在于，所述接触孔寄生电容为所述栅极端口电容减去所述金属层寄生电容与第三电容两者之和的差值；其中，所述第三电容为所述第二模块中所述待测试晶体管栅极端口与所述第五端口之间的电容。9.一种晶体管寄生电容测试装置，其特征在于，包括：测量设备以及权利要求1-8任一项所述的晶体管寄生电容测试模组。10.一种晶体管寄生电容测试方法，其特征在于，所述方法应用于权利要求1-8任一项提供的晶体管寄生电容测试模组，所述方法包括：基于第一模块，确定所述待测试晶体管栅极的栅极端口电容；基于第二模块以及所述栅极端口电容，确定所述待测试晶体管的金属层寄生电容和/或接触孔寄生电容。
技术总结本申请提供一种晶体管寄生电容测试模组、装置及方法，该晶体管寄生电容测试模组包括：第一模块和第二模块；第一模块和第二模块均包括待测试晶体管与第一晶体管；待测试晶体管与对应的第一晶体管共用体区以及第一电极，第一电极为漏极或源极；与第一模块不同的是，第二模块中的第一电极对应的端口中的接触孔被去除；第一模块用于确定待测试晶体管的栅极端口电容；第二模块用于确定待测试晶体管的金属层寄生电容和/或接触孔寄生电容；其中，栅极端口电容为栅极端口与其他各需考察的端口之间的电容。通过仅去除晶体管接触孔的方式，实现寄生电容的测量，提高了寄生电容测量的准确度。提高了寄生电容测量的准确度。提高了寄生电容测量的准确度。
技术研发人员：曹成伟 季祥海
受保护的技术使用者：上海集成电路研发中心有限公司
技术研发日：2022.06.24
技术公布日：2022/11/1
