1.本发明涉及集成电路制造领域，特别是涉及一种反相器结构。
背景技术：2.finfet中通常采用双扩散区切断(double diffusion break，ddb)结构和单扩散区切断(single diffusion break，sdb)结构来实现有源区的隔离，器件单元如标准逻辑单元(logic standard cell)的有源区的宽度是按照多晶硅栅步进(contacted polypitch，cpp)来计算的，其中，ddb结构中至少包括了两个伪栅极结构，而sdb结构仅需占用一个伪栅极结构的宽度，故dsdb工艺形成的器件密度更高，器件面积更小，sdb 工艺技术通常会在14nm以下的工艺节点中采用。根据工艺节点的不同，sdb的制造工艺分成三代，分别为：第一代：sdb在鳍体工艺环(fin loop)中制造，这种工艺适用于16nm 和14nm的工艺节点第二代：sdb在层间膜工艺环(ild loop)中制造，这种工艺适用于 10nm的工艺节点。第三代：sdb在金属栅工艺环(mg loop)中制造，这种工艺适用于7nm 的工艺节点。本技术关注于第一代sdb的制造工艺。第一代sdb工艺中，sdb是在鳍体 (fin)的形成工艺中一并形成。
3.反相器是可以将输入信号的相位反转180度，这种电路应用在模拟电路，比如说音频放大，时钟振荡器等。在电子线路设计中，经常要用到反相器。随着微电子技术与工艺的不断发展和创新，以计算机为代表的各类数字电子产品应用越来越广泛，与此同时也面临着更加复杂的电磁环境。cmos反相器是几乎所有数字集成电路设计的核心，它具有较大的噪声容限、极高的输入电阻、极低的静态功耗以及对噪声和干扰不敏感等优点，因此广泛应用于数字集成电路中。cmos反相器电路由两个增强型mos场效应管组成，参考图1所示。
4.现有反相器speed vs.iddq performance还未实现最佳化，继续参考图1所示，现有反相器的nmos和pmos均为ddb或nmos和poms均为sdb，性能有待提高。
技术实现要素：5.在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
6.本发明要解决的技术问题是提供一种能优化speed vs.iddq performance的反相器结构。
7.为解决上述技术问题，本发明提供的反相器结构，包括：poms ddb和noms sdb。
8.可选择的，所述反相器结构，其能用于小于等于16nm技术节点。
9.可选择的，所述反相器结构，其能用于逻辑器件制造工艺。
10.可选择的，所述反相器结构，其能用于鳍式场效晶体管制造工艺。
11.可选择的，所述反相器结构，noms sdb采用拉应力材料制造。
12.可选择的，所述反相器结构，所述拉应力材料是sin。
13.可选择的，所述反相器结构，nmos sdb为驱动管，poms ddb为负载管。
14.参考图2所示，本发明将反相器采用poms ddb和noms sdb结构代替现有技术nmos 和pmos均为ddb或nmos和poms均为sdb，并采用sin作为noms sdb采用拉应力材料。相对现有技术nmos和pmos均为ddb或nmos和poms均为sdb，采用氧化层作为拉应力材料的技术方案，本发明所提供反相器结构speed vs.iddq performance均得到了优化。
附图说明
15.本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：
16.图1是现有反相器结构示意图。
17.图2是本发明结构及效果示意图。
具体实施方式
18.以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。应当理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或结合到另一元件，或者可以存在中间元件。不同的是，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。在全部附图中，相同的附图标记始终表示相同的元件。
19.第一实施例；
20.参考图2所示，一种反相器结构，其特征在于，包括：poms ddb和noms sdb。
21.第二实施例；
22.参考图2所示，一种反相器结构，其能用于小于等于16nm技术节点，包括：poms ddb 和noms sdb。
23.第三实施例；
24.参考图2所示，一种反相器结构，其能用于小于等于16nm的逻辑器件制造，包括： poms ddb和noms sdb。
25.第四实施例；
26.参考图2所示，一种反相器结构，其能用于小于等于16nm的鳍式场效晶体管制造，包括：poms ddb和noms sdb。
27.第五实施例；
28.参考图2所示，一种反相器结构，其能用于小于等于16nm技术节点，包括：poms ddb 和noms sdb，noms sdb采用拉应力材料，所述拉应力材料是sin。
29.第六实施例；
30.参考图2所示，一种反相器结构，其能用于小于等于16nm的逻辑器件制造，包括：poms ddb和noms sdb，noms sdb采用拉应力材料，所述拉应力材料是sin。
31.第七实施例；
32.参考图2所示，一种反相器结构，其能用于小于等于16nm的鳍式场效晶体管制造，包括：poms ddb和noms sdb，noms sdb采用拉应力材料，所述拉应力材料是sin。
33.第八实施例；
34.参考图2所示，一种反相器结构，其能用于小于等于16nm技术节点，包括：poms ddb 和noms sdb，noms sdb采用拉应力材料，所述拉应力材料是sin，nmos sdb为驱动管， poms ddb为负载管。
35.第九实施例；
36.参考图2所示，一种反相器结构，其能用于小于等于16nm的逻辑器件制造，包括： poms ddb和noms sdb，noms sdb采用拉应力材料，所述拉应力材料是sin，nmos sdb 为驱动管，poms ddb为负载管。
37.第十实施例；
38.参考图2所示，一种反相器结构，其能用于小于等于16nm的鳍式场效晶体管制造，包括：poms ddb和noms sdb，noms sdb采用拉应力材料，所述拉应力材料是sin，nmossdb为驱动管，poms ddb为负载管。
39.这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
40.以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
技术特征：1.一种反相器结构，其特征在于，包括：pomsddb和nomssdb。2.如权利要求1所述反相器结构，其特征在于：其能用于小于等于16nm技术节点。3.如权利要求1所述反相器结构，其特征在于：其能用于逻辑器件制造工艺。4.如权利要求1所述反相器结构，其特征在于：其能用于鳍式场效晶体管制造工艺。5.如权利要求1所述反相器结构，其特征在于：nomssdb采用拉应力材料。6.如权利要求5所述反相器结构，其特征在于：所述拉应力材料是sin。7.如权利要求1所述反相器结构，其特征在于：nmossdb为驱动管，pomsddb为负载管。
技术总结本发明涉及集成电路制造领域，特别是涉及一种反相器结构。本发明所提供的反相器结构，包括：POMS DDB和NOMS SDB。本发明采用POMS DDB和NOMS SDB结构代替现有技术NMOS和PMOS均为DDB或NMOS和POMS均为SDB，并采用SiN作为NOMS SDB采用拉应力材料。相对现有技术NMOS和PMOS均为DDB或NMOS和POMS均为SDB，采用氧化层作为拉应力材料的技术方案，本发明所提供反相器结构Speed vs.IDDQperformance均得到了优化。化。化。
技术研发人员：翁文寅
受保护的技术使用者：上海华力集成电路制造有限公司
技术研发日：2022.05.24
技术公布日：2022/11/1
