1.本技术涉及显示技术领域，具体涉及一种驱动基板及驱动基板的制备方法。
背景技术：2.随着主动矩阵有机发光二极体面板、次毫米发光二极管显示面板和微米级发光二极管显示面板等的发展，电流驱动型显示技术对驱动背板中的薄膜晶体管器件要求增加。氧化物半导体具备可实现大面积均匀性和成本更低的特点，是用于实现大中尺寸电流驱动型显示的最佳材料；但氧化物半导体薄膜晶体管器件的电流驱动能力与半导体层的迁移率以及栅极绝缘层的厚度都有关，为了实现窄边框显示，需要进一步提升驱动电路区域薄膜晶体管器件的迁移率进而可以压缩薄膜晶体管的尺寸降低边框宽度。
3.在对现有技术的研究和实践过程中，本技术的发明人发现，现有的等离子体导体化技术因为存在载流子扩散造成的短沟道效应，很大程度上限制了驱动电路区域小尺寸薄膜晶体管的开发。
技术实现要素：4.本技术实施例提供驱动基板及驱动基板的制备方法，通过采用离子注入的导体化方式，结合混合结构薄膜晶体管器件，实现对驱动电路区域薄膜晶体管器件尺寸的压缩，但同时也保证了面内显示区域薄膜晶体管器件的可靠性与电流驱动能力。
5.本技术实施例提供一种驱动基板的制备方法，包括以下步骤：
6.提供一衬底，所述衬底包括显示区和设置在所述显示区至少一侧的驱动电路区；
7.在所述衬底对应于所述显示区的区域形成第一氧化物半导体层，所述第一氧化物半导体层包括第一有源区和位于所述第一有源区两侧的第一掺杂区；
8.在所述衬底上形成第一绝缘层，所述第一绝缘层覆盖所述第一氧化物半导体层；
9.在所述第一绝缘层对应于所述驱动电路区的区域形成第二氧化物半导体层，所述第二氧化物半导体层包括第二有源区和位于所述第二有源区两侧的第二掺杂区；
10.在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层覆盖所述第二氧化物半导体层；
11.在所述第二绝缘层上形成第一栅极和第二栅极，所述第一栅极对应于所述第一有源区，所述第二栅极对应于所述第二有源区；
12.以所述第一栅极和所述第二栅极为掩模，同时对所述第一掺杂区和所述第二掺杂区进行导体化处理，形成位于所述第一有源区两侧的第一导体部和位于所述第二有源区两侧的第二导体部；
13.在所述第二绝缘层上形成第三绝缘层，所述第三绝缘层覆盖所述第一栅极和所述第二栅极；
14.在所述第三绝缘层上形成第一源极、第一漏极、第二源极和第二漏极，所述第一源极连接于一所述第一导体部，所述第一漏极连接于另一所述第一导体部，以形成第一薄膜
晶体管；所述第二源极连接于一所述第二导体部，所述第二漏极连接于另二所述第二导体部，以形成第二薄膜晶体管。
15.可选的，在本技术的一些实施例中，以所述第一栅极和所述第二栅极为掩模，同时对所述第一掺杂区和所述第二掺杂区进行导体化处理，包括以下步骤：
16.以所述第一栅极和所述第二栅极为掩模，采用离子注入工艺，在相同的能量下，同时对所述第一掺杂区和所述第二掺杂区进行离子掺杂处理。
17.可选的，在本技术的一些实施例中，所述第一导体部掺杂的n型掺杂粒子密度小于所述第二导体部掺杂的n型掺杂粒子密度。
18.可选的，在本技术的一些实施例中，在所述第二绝缘层上形成第三绝缘层之后，且在所述第三绝缘层上形成第一源极、第一漏极、第二源极和第二漏极之前，所述制备方法还包括步骤：
19.同时图案化所述第一绝缘层、所述第二绝缘层和所述第三绝缘层，形成第一过孔和所述第二过孔，所述第一过孔贯穿第一绝缘层、所述第二绝缘层和所述第三绝缘层裸露所述第一导体部，所述第二过孔贯穿所述第二绝缘层和所述第三绝缘层裸露所述第二导体部。
20.可选的，在本技术的一些实施例中，在所述衬底对应于所述显示区的区域形成第一氧化物半导体层，之前，所述制备方法还包括以下步骤：
21.在所述衬底上形成遮光层；
22.在所述衬底上形成缓冲层，所述缓冲层覆盖所述遮光层。
23.可选的，在本技术的一些实施例中，同时图案化所述第一绝缘层、所述第二绝缘层和所述第三绝缘层，还形成第三过孔；所述第三过孔贯穿所述缓冲层、所述第一绝缘层、所述第二绝缘层和所述第三绝缘层，并裸露所述遮光层；所述第一源极的外延部分通过所述第三过孔连接于所述遮光层。
24.可选的，在本技术的一些实施例中，所述制备方法还包括以下步骤：
25.在所述第三绝缘层上形成保护层，所述保护层覆盖所述第一源极、所述第一漏极、所述第二源极和所述第二漏极。
26.可选的，在本技术的一些实施例中，在所述第一绝缘层对应于所述驱动电路区的区域形成第二氧化物半导体层的步骤，包括：
27.在设定温度下在所述第一绝缘层上沉积所述第二氧化物半导体材料层，形成结晶化的所述第二氧化物半导体材料层；
28.图案化结晶的所述第二氧化物半导体层，形成所述第二氧化半导体层；
29.或
30.在室温下在所述第一绝缘层上沉积所述第二氧化物半导体材料层；
31.在设定温度下对所述第二氧化物半导体材料层结晶化处理；
32.图案化结晶的所述第二氧化物半导体层，形成所述第二氧化半导体层。
33.相应的，本技术实施例还提供一种驱动基板，包括：
34.衬底，所述衬底包括显示区和设置在所述显示区至少一侧的驱动电路区；
35.第一氧化物半导体层，所述第一氧化物半导体层设置在所述衬底上且对应于所述显示区，所述第一氧化物半导体层包括第一有源区和位于所述第一有源区两侧的第一导体
部；
36.第一绝缘层，所述第一绝缘层设置在所述衬底上，所述第一绝缘层覆盖所述第一氧化物半导体层；
37.第二氧化物半导体层，所述第二氧化物半导体层设置在所述第一绝缘层上且对应于所述驱动电路区，所述第二氧化物半导体层包括第二有源区和位于所述第二有源区两侧的第二导体部；
38.第二绝缘层，所述第二绝缘层设置在所述第一绝缘层上，所述第二绝缘层覆盖所述第二氧化物半导体层；
39.第一栅极和第二栅极，所述第一栅极和所述第二栅极同层设置在所述第二绝缘层上，所述第一栅极与所述第一有源区重叠设置，所述第二栅极与所述第二有源区重叠设置；
40.第三绝缘层，所述第三绝缘层设置在所述第二绝缘层上，所述第三绝缘层覆盖所述第一栅极和所述第二栅极；
41.第一源极、第一漏极、第二源极和第二漏极，所述第一源极、所述第一漏极、所述第二源极和所述第二漏极同层设置且设置在所述第三绝缘层上；所述第一源极连接于一所述第一导体部，所述第一漏极连接于另一所述第一导体部，以形成第一薄膜晶体管；所述第二源极连接于一所述第二导体部，所述第二漏极连接于另二所述第二导体部，以形成第二薄膜晶体管。
42.可选的，在本技术的一些实施例中，所述第一导体部包括第一氧化物体和掺杂在所述第一氧化物体内的第一n型掺杂粒子，所述第二导体部包括第二氧化物体和掺杂在所述第二氧化物体内的第二n型掺杂粒子；单位面积内所述第二n型掺杂粒子的数量多于所述第一n型掺杂粒子的数量。
43.可选的，在本技术的一些实施例中，所述第一氧化物半导体层为非结晶结构，所述第二氧化物半导体层为结晶结构。
44.本技术实施例采用离子注入的导体化方式，结合混合结构薄膜晶体管器件，实现对驱动电路区域薄膜晶体管器件尺寸的压缩，但同时也保证了面内显示区域薄膜晶体管器件的可靠性与电流驱动能力。
附图说明
45.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
46.图1是本技术实施例一提供的驱动基板结构示意图；
47.图2是本技术实施例二提供的驱动基板制备方法示意图；
48.图3是本技术实施例二提供的驱动基板制备方法中步骤b1示意图；
49.图4是本技术实施例二提供的驱动基板制备方法中步骤c11示意图；
50.图5是本技术实施例二提供的驱动基板制备方法中步骤c12示意图；
51.图6是本技术实施例二提供的驱动基板制备方法中步骤b2示意图；
52.图7是本技术实施例二提供的驱动基板制备方法中步骤b3示意图；
53.图8是本技术实施例二提供的驱动基板制备方法中步骤b4示意图；
54.图9是本技术实施例二提供的驱动基板制备方法中步骤c411示意图；
55.图10是本技术实施例二提供的驱动基板制备方法中步骤c412示意图；
56.图11是本技术实施例二提供的驱动基板制备方法中步骤c421示意图；
57.图12是本技术实施例二提供的驱动基板制备方法中步骤c422示意图；
58.图13是本技术实施例二提供的驱动基板制备方法中步骤c423示意图；
59.图14是本技术实施例二提供的驱动基板制备方法中步骤b5示意图；
60.图15是本技术实施例二提供的驱动基板制备方法中步骤b6示意图；
61.图16是本技术实施例二提供的驱动基板制备方法中步骤b7示意图；
62.图17是本技术实施例二提供的驱动基板制备方法中步骤b8示意图；
63.图18是本技术实施例二提供的驱动基板制备方法中步骤c81示意图；
64.图19是本技术实施例二提供的驱动基板制备方法中步骤c82示意图；
65.图20是本技术实施例二提供的驱动基板制备方法中步骤b9示意图；
66.图21是本技术实施例二提供的驱动基板制备方法中步骤b10示意图.
67.附图标记说明：驱动基板100、衬底10、显示区aa、驱动电路区na、第一氧化物半导体层11、第一有源区11a、第一掺杂区11b、第一绝缘层12、第二氧化物半导体层13、第二有源区13a、第二掺杂区13b、第二绝缘层21、第一栅极14a、第二栅极14b、第一导体部11c、第二导体部13c、第三绝缘层15、第一源极16a、第一漏极16b、第二源极16c、第二漏极16d、第一薄膜晶体管t1、第二薄膜晶体管t2、n型掺杂粒子101、第一过孔17a、第二过孔17b、第三过孔17c、遮光层18、缓冲层19、保护层20。
具体实施方式
68.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本技术，并不用于限制本技术。在本技术中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
69.本技术实施例提供一种驱动基板及驱动基板的制备方法，下文进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
70.实施例一、
71.请参阅图1，本实施例提供了一种驱动基板100，包括：衬底10、第一氧化物半导体层11、第一绝缘层12、第二氧化物半导体层13、第二绝缘层21、第一栅极14a、第二栅极14b和第三绝缘层15。衬底10包括显示区aa和设置在显示区aa至少一侧的驱动电路区na。第一氧化物半导体层11，第一氧化物半导体层11设置在衬底10上且对应于显示区aa，第一氧化物半导体层11包括第一有源区11a和位于第一有源区11a两侧的第一导体部11c。第一绝缘层12，第一绝缘层12设置在衬底10上，第一绝缘层12覆盖第一氧化物半导体层11。第二氧化物半导体层13设置在第一绝缘层12上且对应于驱动电路区na，第二氧化物半导体层13包括第
二有源区13a和位于第二有源区13a两侧的第二导体部13c。第二绝缘层21设置在第一绝缘层12上，第二绝缘层21覆盖第二氧化物半导体层13。第一栅极14a和第二栅极14b同层设置在第二绝缘层21上，第一栅极14a与第一有源区11a重叠设置，第二栅极14b与第二有源区13a重叠设置。第三绝缘层15设置在第二绝缘层21上，第三绝缘层15覆盖第一栅极14a和第二栅极14b。第一源极16a、第一漏极16b、第二源极16c和第二漏极16d同层设置且设置在第三绝缘层15上；第一源极16a连接于一第一导体部11c，第一漏极16b连接于另一第一导体部11c，以形成第一薄膜晶体管t1；第二源极16c连接于一第二导体部13c，第二漏极16d连接于另二第二导体部13c，以形成第二薄膜晶体管t2。
72.可以理解的是，在本实施例中，采用离子注入的导体化方式，结合混合结构薄膜晶体管器件，实现对驱动电路区na域薄膜晶体管器件尺寸的压缩，但同时也保证了面内显示区aa域薄膜晶体管器件的可靠性与电流驱动能力。
73.在本实施例中，第一导体部11c包括第一氧化物体和掺杂在第一氧化物体内的第一n型掺杂粒子101，第二导体部13c包括第二氧化物体和掺杂在第二氧化物体内的第二n型掺杂粒子101；单位面积内第二n型掺杂粒子101的数量多于第一n型掺杂粒子101的数量。
74.可以理解的是，通过在第一掺杂区11b掺杂特定元素或粒子形成具有良好导电特性的第一导体部11c；通过在第二掺杂区13b掺杂特定元素或粒子形成具有良好导电特性的第二导体部13c且单位面积内第二n型掺杂粒子101的数量多于第一n型掺杂粒子101的数量。一方面可以使第二导体部13c的导电性能优于第一导体部11c，可以提高第二氧化物半导体层13的工作性能，另一方面还可以达到节省掩膜板和离子注入工序。
75.可选的，在本技术的一些实施例中，第一氧化物半导体层11为非结晶结构，第二氧化物半导体层13为结晶结构。
76.可以理解的是，第二氧化物半导体层13经过结晶化处理后，迁移率得到进一步提升，更加适用于对驱动电路区na的迁移率需求更高的产品。
77.在本技术中，驱动基板100还包括遮光层18和缓冲层19。遮光层18设置在衬底10上，遮光层18采取双层结构。其中第一层采取的材料，包括钼、钛、钨、铬或镍中的一种或者上述金属材料的合金，其厚度为50埃至500埃，例如50埃、225埃或500埃；第二层采取的材料包括铜、铝中的一种或者上述金属材料的合金，其厚度为2000埃至5000埃，例如2000埃、3500埃或者5000埃。缓冲层19覆盖遮光层18。可以理解的是，缓冲层19可以是单层结构也可以是多层结构。缓冲层19的材料包括氮化硅、氧化硅或氮氧化硅。
78.在本技术中，驱动基板100还包括保护层20。保护层20设置在第三绝缘层15上保护层20覆盖第一源极16a、第一漏极16b、第二源极16c和第二漏极16d。需要说明的是，保护层20可以驱动基板100。缓冲层19的材料包括氮化硅、氧化硅或氮氧化硅。
79.在本技术中，驱动基板100还包括第三过孔17c，第三过孔17c贯穿缓冲层19、第一绝缘层12、第二绝缘层21和第三绝缘层15，并裸露遮光层18；第一源极16a的外延部分通过第三过孔17c连接于遮光层18。可以理解的是，通过第一源极16a的外延部分通过第三过孔17c连接于遮光层18可以有效提高驱动基板100的空间利用率，遮光层18还可以连接走线，走线包括电源线。
80.实施例二、
81.本技术实施例提供了一种实施例一所阐述的阵列基板的制备方法。
82.请参阅图2，驱动基板100的制备方法，包括以下步骤：
83.步骤b1，提供一衬底10，衬底10包括显示区aa和设置在显示区aa至少一侧的驱动电路区na；
84.步骤b2，在衬底10对应于显示区aa的区域形成第一氧化物半导体层11，第一氧化物半导体层11包括第一有源区11a和位于第一有源区11a两侧的第一掺杂区11b；
85.步骤b3，在衬底10上形成第一绝缘层12，第一绝缘层12覆盖第一氧化物半导体层11；
86.步骤b4在第一绝缘层12对应于驱动电路区na的区域形成第二氧化物半导体层13，第二氧化物半导体层13包括第二有源区13a和位于第二有源区13a两侧的第二掺杂区13b；
87.步骤b5，在第一绝缘层12上形成第二绝缘层21，第二绝缘层21覆盖第二氧化物半导体层13；
88.步骤b6，在第二绝缘层21上形成第一栅极14a和第二栅极14b，第一栅极14a对应于第一有源区11a，第二栅极14b对应于第二有源区13a；
89.步骤b7，以第一栅极14a和第二栅极14b为掩模，同时对第一掺杂区11b和第二掺杂区13b进行导体化处理，形成位于第一有源区11a两侧的第一导体部11c和位于第二有源区13a两侧的第二导体部13c；
90.步骤b8，在第二绝缘层21上形成第三绝缘层15，第三绝缘层15覆盖第一栅极14a和第二栅极14b；
91.步骤b9，在第三绝缘层15上形成第一源极16a、第一漏极16b、第二源极16c和第二漏极16d，第一源极16a连接于一第一导体部11c，第一漏极16b连接于另一第一导体部11c，以形成第一薄膜晶体管t1；第二源极16c连接于一第二导体部13c，第二漏极16d连接于另二第二导体部13c，以形成第二薄膜晶体管t2。
92.可以理解的是，在本实施例中，采用离子注入的导体化方式，结合混合结构薄膜晶体管器件，实现对驱动电路区na域薄膜晶体管器件尺寸的压缩，但同时也保证了面内显示区aa域薄膜晶体管器件的可靠性与电流驱动能力。
93.下面将对驱动基板100的制备方法进行详细的阐述：
94.请参阅图3，在步骤b1中，提供一衬底10，衬底10包括显示区aa和设置在显示区aa至少一侧的驱动电路区na。
95.在本实施例中，在步骤b1之后，在步骤b2之前，驱动基板100的制备方法还包括以下步骤：
96.请参阅图4，在步骤c11中，在衬底10上形成遮光层18，遮光层18采取双层结构。其中第一层采取的材料，包括钼、钛、钨、铬或镍中的一种或者上述金属材料的合金，其厚度为50埃至500埃，例如50埃、225埃或500埃；第二层采取的材料包括铜、铝中的一种或者上述金属材料的合金，其厚度为2000埃至5000埃，例如2000埃、3500埃或者5000埃。随后转向步骤c12。
97.请参阅图5，在步骤c12中，在衬底10上形成缓冲层19，缓冲层19覆盖遮光层18。可以理解的是，缓冲层19可以是单层结构也可以是多层结构。缓冲层19的材料包括氮化硅、氧化硅或氮氧化硅。随后转向步骤b2。
98.请参阅图6，在步骤b2中，在衬底10对应于显示区aa的区域形成第一氧化物半导体
层11，第一氧化物半导体层11包括第一有源区11a和位于第一有源区11a两侧的第一掺杂区11b。可以理解的是，第一氧化物半导体层11的材料包括，其厚度为100埃至1000埃，例如100埃、500埃或者1000埃。随后转入步骤b3。
99.请参阅图7，在步骤b3中，在衬底10上形成第一绝缘层12，第一绝缘层12覆盖第一氧化物半导体层11。可以理解的是，第一绝缘层12的材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氧化镁、氧化钛以及有机光阻中的至少一种，其厚度为300埃至2000埃，例如300埃、1150埃或2000埃。随后转入步骤b4。
100.请参阅图8，在步骤b4中，在第一绝缘层12对应于驱动电路区na的区域形成第二氧化物半导体层13，第二氧化物半导体层13包括第二有源区13a和位于第二有源区13a两侧的第二掺杂区13b。需要说明的是，第二氧化物半导体层13的迁移率大于第一氧化物半导体层11的迁移率。第二氧化物半导体层13的材料包括铟镓锌锡氧化物或铟镓锌氧化物，其厚度为100埃至1000埃，例如100埃、550埃或1000埃。
101.需要说明的是，在一些实施例中，在第一绝缘层12对应于驱动电路区na的区域形成第二氧化物半导体层13的步骤，还包括：
102.请参阅图9，在步骤c411中，在设定温度下在第一绝缘层12上沉积第二氧化物半导体材料层，形成结晶化的第二氧化物半导体材料层。需要说明的是，设定温度的范围为100摄氏度到350摄氏度，例如100摄氏度、225摄氏度或350摄氏度。于此同时，为了更好的结晶化，还可以提高设备内氧气的比例，范围为百分之5至百分之80，例如百分之5、百分之42或百分之80。随后转入步骤bc412。
103.请参阅图10，在步骤c412中，图案化结晶的第二氧化物半导体层13，形成第二氧化半导体层。
104.或
105.请参阅图11，在步骤c421中，在室温下在第一绝缘层12上沉积第二氧化物半导体材料层。随后转入步骤c422。
106.请参阅图12，在步骤c422中，在设定温度下对第二氧化物半导体材料层结晶化处理。需要说明的是，设定温度的范围为150摄氏度至400摄氏度，例如150摄氏度、275摄氏度或400摄氏度。需要说明的是，本步骤可以在氮气、氧气或真空中完成。随后转入步骤c423。
107.请参阅图13，在步骤c423中，图案化结晶的第二氧化物半导体层13，形成第二氧化半导体层。
108.需要说明的是，第二氧化物半导体层13的结晶和图案化在步骤b4、步骤c411、步骤c412、步骤c421、步骤c422和步骤c423的外部形状并无明显变化。
109.可以理解的是，第二氧化物半导体层13经过结晶化处理后，迁移率得到进一步提升，更加适用于对驱动电路区na的迁移率需求更高的产品。
110.随后转入步骤b5。
111.请参阅图14，在步骤b5中，在第一绝缘层12上形成第二绝缘层21，第二绝缘层21覆盖第二氧化物半导体层13。可以理解的是，第二绝缘层21的材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氧化镁、氧化钛以及有机光阻中的至少一种，其厚度为500埃至2000埃，例如500埃、1250埃或2000埃。随后转入步骤b6。
112.请参阅图15，在步骤b6中，在第二绝缘层21上形成第一栅极14a和第二栅极14b，第
一栅极14a对应于第一有源区11a，第二栅极14b对应于第二有源区13a。可以理解的是，第一栅极14a和第二栅极14b同层设置，也就是说，第一栅极14a和第二栅极14b可以由同一个金属层图案化形成得到。第一栅极14a和第二栅极14b均可以采取双层结构，第一栅极14a的第一层采取的材料，包括钼、钛、钨、铬或镍中的一种或者上述金属材料的合金，其厚度为50埃至500埃，例如50埃、225埃或500埃；第二层采取的材料包括铜、铝中的一种或者上述金属材料的合金，其厚度为2000埃至5000埃，例如2000埃、3500埃或者5000埃。第二栅极14b的第一层采取的材料，包括钼、钛、钨、铬或镍中的一种或者上述金属材料的合金，其厚度为50埃至500埃，例如50埃、225埃或500埃；第二层采取的材料包括铜、铝中的一种或者上述金属材料的合金，其厚度为2000埃至5000埃，例如2000埃、3500埃或者5000埃。第一层和第二层层叠设置，第一层设置在第二绝缘层上。随后转入步骤b7。
113.请参阅图16，在步骤b7中，以第一栅极14a和第二栅极14b为掩模，同时对第一掺杂区11b和第二掺杂区13b进行导体化处理，形成位于第一有源区11a两侧的第一导体部11c和位于第二有源区13a两侧的第二导体部13c。可以理解的是，对第一掺杂区11b和第二掺杂区13b进行导体化处理包括离子注入的方式。通过在第一掺杂区11b掺杂特定元素或粒子形成具有良好导电特性的第一导体部11c；通过在第二掺杂区13b掺杂特定元素或粒子形成具有良好导电特性的第二导体部13c。需要说明的是，形成第一导体部11c和第二导体部13c的方式同时进行。掺杂的元素或者粒子为n型掺杂粒子101，包括但不限于氢、氦、硼、铝、氮、氟、磷、氩或硫。
114.在本实施例中，以第一栅极14a和第二栅极14b为掩模，采用离子注入工艺，在相同的能量下，同时对第一掺杂区11b和第二掺杂区13b进行离子掺杂处理。可以理解的是，在相同能量下，n型掺杂粒子101在驱动基板100上能够到达的距离相同。在本实施例中，在相同能量下，n型掺杂粒子101至少可以同时穿过第一绝缘层12和第二绝缘层21，分别到达第一氧化物半导体层11和第二氧化物半导体层13。由于穿过第一半氧化物导体层和第二氧化半导体层的需要的能量远远高于n型掺杂粒子101初始能量，在此不考虑第一半氧化物导体层和第二氧化半导体层存在击穿的情况。需要说明的是，由于n型掺杂粒子101在到达第一掺杂区11b和第二掺杂区13b过程中会有损耗，n型掺杂粒子101在到达第一掺杂区11b需要穿过第一绝缘层12和第二绝缘层21，n型掺杂粒子101在到达第二掺杂区13b仅需要穿过第二绝缘层21。因此在最后的结果中，第一掺杂区11b形成的第一导体部11c，第二掺杂区13b形成的第二导体部13c，第一导体部11c掺杂的n型掺杂粒子101密度小于第二导体部13c掺杂的n型掺杂粒子101密度。可以理解的是第一n型掺杂粒子和第二n型掺杂粒子为同种n型掺杂粒子101.
115.可以理解的是，通过设计在相同的能量下，同时对第一掺杂区11b和第二掺杂区13b进行离子掺杂处理，一方面可以使第二导体部13c的导电性能优于第一导体部11c，可以提高第二氧化物半导体层13的工作性能，另一方面还可以达到节省掩膜板和离子注入工序。
116.随后转入步骤b8。
117.请参阅图17，在步骤b8中，在第二绝缘层21上形成第三绝缘层15，第三绝缘层15覆盖第一栅极14a和第二栅极14b。可以理解的是，第三绝缘层15的材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氧化镁、氧化钛以及有机光阻中的至少一种，其厚度为500埃至2000埃，
例如500埃、1250埃或2000埃。
118.需要说明的是，在步骤b8在第二绝缘层21上形成第三绝缘层15之后，且在步骤b9第三绝缘层15上形成第一源极16a、第一漏极16b、第二源极16c和第二漏极16d之前，驱动基板100的制备方法还包括以下步骤：
119.请参阅图18，步骤c81，同时图案化第一绝缘层12、第二绝缘层21和第三绝缘层15，形成第一过孔17a和第二过孔17b，第一过孔17a贯穿第一绝缘层12、第二绝缘层21和第三绝缘层15裸露第一导体部11c，第二过孔17b贯穿第二绝缘层21和第三绝缘层15裸露第二导体部13c。在一些实施例中，第一导体部11c裸露的面积小于第二导体部13c裸露的面积。可以理解的是，第一导体部11c裸露的面积小于第二导体部13c裸露的面积可以提高第二源极16c和第二漏极16d与第二导体部13c的接触面积，提高第二薄膜晶体管t2的导电性能更加优良，提高第二薄膜晶体管t2的工作性能。
120.在本实施例中，步骤c81还包括：
121.请参阅图19，在步骤c82中，同时图案化第一绝缘层12、第二绝缘层21和第三绝缘层15，还形成第三过孔17c；第三过孔17c贯穿缓冲层19、第一绝缘层12、第二绝缘层21和第三绝缘层15，并裸露遮光层18；第一源极16a的外延部分通过第三过孔17c连接于遮光层18。可以理解的是，通过第一源极16a的外延部分通过第三过孔17c连接于遮光层18可以有效提高驱动基板100的空间利用率，遮光层18还可以连接走线，走线包括电源线。
122.随后转入步骤b9。
123.请参阅图20，在步骤b9中，在第三绝缘层15上形成第一源极16a、第一漏极16b、第二源极16c和第二漏极16d，第一源极16a连接于一第一导体部11c，第一漏极16b连接于另一第一导体部11c，以形成第一薄膜晶体管t1；第二源极16c连接于一第二导体部13c，第二漏极16d连接于另二第二导体部13c，以形成第二薄膜晶体管t2。第一源极16a、第一漏极16b、第二源极16c和第二漏极16d由同一金属层图案化后形成。该金属层包括两层结构，第一层设置在第三绝缘层15上，材料包括钼、钛、钨、铬或镍中的一种或者上述金属材料的合金，也可以是导电氧化物材料，包括氧化铟锡、铟锌氧化物或铝锌氧化物，其厚度为2000埃至5000埃，例如2000埃、3500埃或者5000埃。第二层设置在第一层上，材料包括铜或铝中的一种或者上述金属材料的合金，其厚度为2000埃至10000埃，例如2000埃、6000埃或者10000埃。
124.在本技术的一些实施例中，驱动基板100的制备方法还包括以下步骤：
125.请参阅图1和图21，步骤b10，在第三绝缘层15上形成保护层20，保护层20覆盖第一源极16a、第一漏极16b、第二源极16c和第二漏极16d。需要说明的是，保护层20可以驱动基板100。缓冲层19的材料包括氮化硅、氧化硅或氮氧化硅。
126.这样驱动基板100便制备完成了。
127.以上对本技术实施例所提供的一种驱动基板及驱动基板的制备方法进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本技术的限制。
技术特征：1.一种驱动基板的制备方法，其特征在于，包括以下步骤：提供一衬底，所述衬底包括显示区和设置在所述显示区至少一侧的驱动电路区；在所述衬底对应于所述显示区的区域形成第一氧化物半导体层，所述第一氧化物半导体层包括第一有源区和位于所述第一有源区两侧的第一掺杂区；在所述衬底上形成第一绝缘层，所述第一绝缘层覆盖所述第一氧化物半导体层；在所述第一绝缘层对应于所述驱动电路区的区域形成第二氧化物半导体层，所述第二氧化物半导体层包括第二有源区和位于所述第二有源区两侧的第二掺杂区；在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层覆盖所述第二氧化物半导体层；在所述第二绝缘层上形成第一栅极和第二栅极，所述第一栅极对应于所述第一有源区，所述第二栅极对应于所述第二有源区；以所述第一栅极和所述第二栅极为掩模，同时对所述第一掺杂区和所述第二掺杂区进行导体化处理，形成位于所述第一有源区两侧的第一导体部和位于所述第二有源区两侧的第二导体部；在所述第二绝缘层上形成第三绝缘层，所述第三绝缘层覆盖所述第一栅极和所述第二栅极；在所述第三绝缘层上形成第一源极、第一漏极、第二源极和第二漏极，所述第一源极连接于一所述第一导体部，所述第一漏极连接于另一所述第一导体部，以形成第一薄膜晶体管；所述第二源极连接于一所述第二导体部，所述第二漏极连接于另二所述第二导体部，以形成第二薄膜晶体管。2.根据权利要求1所述的驱动基板的制备方法，其特征在于，以所述第一栅极和所述第二栅极为掩模，同时对所述第一掺杂区和所述第二掺杂区进行导体化处理，包括以下步骤：以所述第一栅极和所述第二栅极为掩模，采用离子注入工艺，在相同的能量下，同时对所述第一掺杂区和所述第二掺杂区进行离子掺杂处理。3.根据权利要求2所述的驱动基板的制备方法，其特征在于，所述第一导体部掺杂的n型掺杂粒子密度小于所述第二导体部掺杂的n型掺杂粒子密度。4.根据权利要求1所述的驱动基板的制备方法，其特征在于，在所述第二绝缘层上形成第三绝缘层之后，且在所述第三绝缘层上形成第一源极、第一漏极、第二源极和第二漏极之前，所述制备方法还包括步骤：同时图案化所述第一绝缘层、所述第二绝缘层和所述第三绝缘层，形成第一过孔和所述第二过孔，所述第一过孔贯穿第一绝缘层、所述第二绝缘层和所述第三绝缘层裸露所述第一导体部，所述第二过孔贯穿所述第二绝缘层和所述第三绝缘层裸露所述第二导体部。5.根据权利要求4所述的驱动基板的制备方法，其特征在于，在所述衬底对应于所述显示区的区域形成第一氧化物半导体层，之前，所述制备方法还包括以下步骤：在所述衬底上形成遮光层；在所述衬底上形成缓冲层，所述缓冲层覆盖所述遮光层。6.根据权利要求5所述的驱动基板的制备方法，其特征在于，同时图案化所述第一绝缘层、所述第二绝缘层和所述第三绝缘层，还形成第三过孔；所述第三过孔贯穿所述缓冲层、所述第一绝缘层、所述第二绝缘层和所述第三绝缘层，并裸露所述遮光层；所述第一源极的
外延部分通过所述第三过孔连接于所述遮光层。7.根据权利要求1所述的驱动基板的制备方法，其特征在于，所述制备方法还包括以下步骤：在所述第三绝缘层上形成保护层，所述保护层覆盖所述第一源极、所述第一漏极、所述第二源极和所述第二漏极。8.根据权利要求1所述的驱动基板的制备方法，其特征在于，在所述第一绝缘层对应于所述驱动电路区的区域形成第二氧化物半导体层的步骤，包括：在设定温度下在所述第一绝缘层上沉积所述第二氧化物半导体材料层，形成结晶化的所述第二氧化物半导体材料层；图案化结晶的所述第二氧化物半导体层，形成所述第二氧化半导体层；或在室温下在所述第一绝缘层上沉积所述第二氧化物半导体材料层；在设定温度下对所述第二氧化物半导体材料层结晶化处理；图案化结晶的所述第二氧化物半导体层，形成所述第二氧化半导体层。9.一种驱动基板，其特征在于，包括：衬底，所述衬底包括显示区和设置在所述显示区至少一侧的驱动电路区；第一氧化物半导体层，所述第一氧化物半导体层设置在所述衬底上且对应于所述显示区，所述第一氧化物半导体层包括第一有源区和位于所述第一有源区两侧的第一导体部；第一绝缘层，所述第一绝缘层设置在所述衬底上，所述第一绝缘层覆盖所述第一氧化物半导体层；第二氧化物半导体层，所述第二氧化物半导体层设置在所述第一绝缘层上且对应于所述驱动电路区，所述第二氧化物半导体层包括第二有源区和位于所述第二有源区两侧的第二导体部；第二绝缘层，所述第二绝缘层设置在所述第一绝缘层上，所述第二绝缘层覆盖所述第二氧化物半导体层；第一栅极和第二栅极，所述第一栅极和所述第二栅极同层设置在所述第二绝缘层上，所述第一栅极与所述第一有源区重叠设置，所述第二栅极与所述第二有源区重叠设置；第三绝缘层，所述第三绝缘层设置在所述第二绝缘层上，所述第三绝缘层覆盖所述第一栅极和所述第二栅极；第一源极、第一漏极、第二源极和第二漏极，所述第一源极、所述第一漏极、所述第二源极和所述第二漏极同层设置且设置在所述第三绝缘层上；所述第一源极连接于一所述第一导体部，所述第一漏极连接于另一所述第一导体部，以形成第一薄膜晶体管；所述第二源极连接于一所述第二导体部，所述第二漏极连接于另二所述第二导体部，以形成第二薄膜晶体管。10.根据权利要求9所述的驱动基板，其特征在于，所述第一导体部包括第一氧化物体和掺杂在所述第一氧化物体内的第一n型掺杂粒子，所述第二导体部包括第二氧化物体和掺杂在所述第二氧化物体内的第二n型掺杂粒子；单位面积内所述第二n型掺杂粒子的数量多于所述第一n型掺杂粒子的数量。11.根据权利要求9所述的驱动基板，其特征在于，所述第一氧化物半导体层为非结晶
结构，所述第二氧化物半导体层为结晶结构。
技术总结本申请实施例公开了一种驱动基板和驱动基板的制备方法，包括：衬底、第一氧化物半导体层、第一绝缘层、第二氧化物半导体层、第二绝缘层、第一栅极、第二栅极和第三绝缘层，第一氧化物半导体层，第一氧化物半导体层设置在衬底上且对应于显示区，第一氧化物半导体层包括第一有源区和位于第一有源区两侧的第一导体部，第一源极连接于一第一导体部，第一漏极连接于另一第一导体部，以形成第一薄膜晶体管；第二源极连接于一第二导体部，第二漏极连接于另二第二导体部，以形成第二薄膜晶体管，采用离子注入的导体化方式，实现对驱动电路区域薄膜晶体管器件尺寸的压缩，但同时也保证了面内显示区域薄膜晶体管器件的可靠性与电流驱动能力。域薄膜晶体管器件的可靠性与电流驱动能力。域薄膜晶体管器件的可靠性与电流驱动能力。
技术研发人员：ꢀ(74)专利代理机构
受保护的技术使用者：深圳市华星光电半导体显示技术有限公司
技术研发日：2022.07.06
技术公布日：2022/11/1
