1.本发明涉及静电防护领域，特别涉及一种增强型高鲁棒性可控硅静电防护器件及其制作方法。
背景技术：2.随着半导体制程工艺的进步，esd造成集成电路芯片以及电子产品失效的情况愈加严重了。对电子产品以及集成电路芯片进行esd防护成为了产品工程师们面临的主要难题之一。esd设计窗口是产品工程师在进行esd防护设计时需要重点考虑的问题，其中包括触发电压v
t1
、触发电流i
t1
、维持电压vh、维持电流ih、失效电压v
t2
、失效电流i
t2
、导通电阻r
on
。esd防护器件的触发电压要小于核心电路被保护端口的最高耐压即漏源击穿电压，通常触发电压要低最高耐压的10％～20％；esd防护器件的维持电压要高于核心电路正常工作电压的1.1～1.2倍，保护核心电路不会因为esd防护器件始终保持开启状态而无法关断形成闩锁；esd防护器件的失效电流i
t2
是衡量esd防护器件鲁棒性强弱程度的重要参数之一，表示esd防护器件所能承受的最大电流，并且如果要对核心电路进行有效防护，在达到失效电流i
t2
时，esd防护器件的钳位电压要小于被保护端口的最高耐压；esd防护器件的导通电阻r
on
是器件进入维持点以后的电阻特性，跟维持电压vh、维持电流ih、失效电压v
t2
、失效电流i
t2
有关，根据欧姆定律可知导通电阻r
on
表示为失效电压v
t2
、维持电压vh差值与失效电流i
t2
、维持电流ih差值的比值；人体模式hbm将人体的等效电阻视为1.5kω，hbm防护等级为1500倍的i
t2
。
3.esd引起失效的模式分别有硬失效、软失效、潜在失效。而引起这些失效的原因又可以分为电失效以及热失效。其中热失效指的是当esd脉冲来临的时候，在芯片局部产生了几安培至几十安培的电流，持续时间短但是会产生大量的热量使得局部的金属连线熔化或者会使得芯片产生热斑，从而导致了二次击穿。电失效指的是加在栅氧化层的电压形成的电场强度大于了介电强度，使得表面产生击穿或者是介质的击穿。由于esd对芯片造成的威胁越来越严重，其物理机制研究越来越受到重视。
4.传统单向可控硅器件与其他esd器件相比，其自身具有双电导调制机构，单位面积泄放效率高，单位寄生电容小，鲁棒性最好。
5.传统单向低触发电压可控硅静电防护器件的剖面图见图1，其等效电路图见图2。当esd脉冲加在单向低触发电压可控硅阳极时，n+注入与p型浅阱形成反偏pn结。当这个脉冲电压高于这个pn结的雪崩击穿电压的时候，器件的内部就会产生大量的雪崩电流，电流流经p型浅阱/p型衬底，通过寄生电阻流向阴极。p型浅阱的寄生电阻两端压降相当于三极管npn1的基极压降，当这个电压高于横向npn1三极管的正向的导通电压的时候，此三极管开启。此三极管开通后，为pnp三极管提供基极电流，pnp三极管也开启后，形成一种正反馈机制，使scr路径完全开启。所以就算之后没有雪崩电流，由于scr路径开启，也可以泄放大电流。单向低触发电压可控硅能够为工作信号正电压的电路提供静电防护。但是由于其触发电压高，维持电压低容易造成闩锁，需要在设计的时候重点考虑。
技术实现要素：6.为了解决上述技术问题，本发明提供一种增强型高鲁棒性可控硅静电防护器件及其制作方法并应用于0～5v工作电压的模拟开关芯片esd防护设计。
7.本发明解决上述问题的技术方案是：包括p型衬底；所述衬底中设有n型埋层；所述n型埋层上方为一个n型埋层上方的p型衬底区与两个n阱区；所述p型衬底上有一个p型浅阱，分别为第一p型浅阱；所述n阱包括第一n阱和第二n阱；所述第一n阱在第一p型浅阱左侧，第二n阱在第一p型浅阱右侧；所述p型衬底上有第一、第八和第九p+注入；第一n阱上有第二、四n+注入和第三p+注入；第五n+注入跨接在第一n阱和第一p型浅阱表面；第一p型浅阱上有第六n+注入；第七n+注入跨接在第一p型浅阱和p型衬底表面；所述第一栅极在第一p型浅阱上方；所述第一栅极、第一p型浅阱上的两个电极与p型衬底上的两个电极共五个电极均连接在一起并作为器件的阴极，第一n阱上的两个电极均连接在一起作为器件的阳极，跨接在第一n阱和第一p型浅阱表面上第五n+注入的电极与第一p型浅阱上第六n+注入的电极通过金属连接在一起；
8.上述增强型高鲁棒性可控硅静电防护器件，其特征在于：有七个场氧隔离区；第一场氧隔离区在第一p+注入区右侧，第二场氧隔离区在第二n+注入区与第三p+注入区之间，第三场氧隔离区在第三p+注入区与第四n+注入区之间，第四场氧隔离区在第四、五n+注入区之间，第五场氧隔离区在第五、六n+注入区之间，第六场氧隔离区在第七n+注入区与第八p+注入区之间，第七场氧隔离区在第八p+注入区和第九p+注入区之间；
9.上述增强型高鲁棒性可控硅静电防护器件，其特征在于：所述第一场氧隔离区位于p型衬底与第一n阱表面；第二场氧隔离区在第一n阱表面；第三场氧隔离区在第一n阱表面；第四场氧隔离区在第一n阱表面；第五场氧隔离区在第一p型浅阱表面；第六场氧隔离区在p型衬底表面；第七场氧隔离区在p型衬底、第二n阱表面；
10.上述增强型高鲁棒性可控硅静电防护器件，其特征在于：当esd脉冲到达器件的阳极，器件的阴极接低电位时，位于第一p型浅阱的ggnmos结构先触发，第三p+注入、第一n阱和p型衬底/第一p型浅阱构成寄生三极管pnp，第一n阱、p型衬底/第一p型浅阱和第七n+注入构成一个横向寄生三极管npn1，第一n阱/n型埋层、p型衬底/第一p型浅阱和第七n+注入构成一个纵向寄生三极管npn2，当pnp和npn1开启后，构成横向scr路径；当pnp和npn2开启后，构成纵向scr路径；
11.上述增强型高鲁棒性可控硅静电防护器件，其特征在于：第五n+注入跨接在第一n阱和第一p型浅阱左右的尺寸分别为s1和s2，并且s1与s2的和为固定值，当s1距离减小、s2距离增加时，器件触发电压增加、失效电流减小；
12.一种增强型高鲁棒性可控硅静电防护器件的制作方法，包括以下步骤：
13.步骤一：在p型衬底中形成n型埋层；
14.步骤二：在n型埋层上方生成两个n阱；
15.步骤三：在p衬底上还形成一个p型浅阱区，第一p型浅阱在第一n阱右侧；
16.步骤四：在p型衬底上形成第一p+注入区、第九p+注入区，第一n阱上生成第二n+注入区、第三p+注入区和第四n+注入区；在第一n阱与第一p型浅阱的表面生成第五n+注入区；在第一p型浅阱上生成第六n+注入区与多晶硅栅极；第一p型浅阱与p型衬底表面生成第七n+注入区；p型衬底表面生成第八p+注入区；
17.步骤五：在第一p+注入区和第二n+注入区之间形成第一场氧隔离区，在第二n+注入区与第三p+注入区之间形成第二场氧隔离区，在第一n阱上形成第三场氧隔离区和第四场氧隔离区，在第一p型浅阱表面形成第五场氧隔离区，在p型衬底形成第六场氧隔离区，在第八p+注入区与第九p+注入区之间生成第七场氧隔离区；
18.步骤六：对第所有注入区进行退火处理，消除杂质在注入区进行的迁移；
19.步骤七：将第一p+注入、多晶硅栅极、第七n+注入、第八p+注入与第九p+注入连接在一起并作为器件的阴极，将第二n+注入与第三p+注入连接在一起并作为器件的阳极，将第五n+注入与第六n+电极通过金属连接在一起；
20.上述增强型高鲁棒性可控硅静电防护器件的制作方法，所述步骤一之前还包括如下步骤：在p型衬底上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于晶圆上，加掩膜版对其进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机械抛光，直到氮化硅层为止，去除掉氮化硅层。
21.本发明的有益效果在于：
22.1、本发明第五n+注入跨接在第一n阱和第一p型浅阱左右的尺寸分别为s1和s2，并且s1与s2的和为固定值，当s1距离减小、s2距离增加时，器件触发电压增加、失效电流减小，通过变化s1、s2的尺寸，器件的触发电压发生明显变化，维持电压随着触发电压的增加而增加，esd窗口向右移动，但是随着触发电压的增加，失效电流逐渐减小。
23.2、第五n+注入区与第六n+注入区通过金属连接，第五n+注入下方会形成强电场抑制电流从器件表面流过，可以促进纵向scr路径的开启，并且由于纵向scr路径的导通电阻较小，从而降低整体器件的导通电阻，传统lvtscr器件的导通电阻较大、失效电流小，达不到万伏以上的片上集成esd防护等级；本发明实施例elvtscr_nbl具有导通电阻小、失效电流高，能够达到万伏以上的片上集成esd防护等级。
24.3、为了提高器件的维持电压，引入n型埋层并调节p型浅阱的宽度w，引入n型埋层以后，由于n型埋层的浓度较高，对电子的吸引能力较强，促进纵向scr路径的开启；增加p型浅阱的宽度w，使得nmos下方的p型浅阱浓度增加，提高维持电压。
附图说明
25.图1为传统单向lvtscr器件的剖面图。
26.图2为传统单向lvtscr器件的等效电路图。
27.图3为本发明实施例elvtscr_nbl器件的剖面图。
28.图4为本发明实施例elvtscr_nbl器件的等效电路图。
29.图5为本发明实施例elvtscr_nbl四指tvs器件流片电镜图。
30.图6为本发明实施例elvtscr_nbl八指tvs器件流片电镜图。
具体实施方式
31.下面结合附图和实施例对本发明应用于模拟开关芯片的esd防护设计作进一步的说明。
32.如图3所示，一种增强型高鲁棒性可控硅静电防护器件，包括p型衬底101；所述衬
底中设有n型埋层201；所述n型埋层201上方为一个p型衬底区102与两个n阱区301、302；所述p型衬底102上有第一p型浅阱401；所述n阱包括第一n阱301和第二n阱302；所述第一n阱301在第一p型浅阱401左侧，第二n阱302在第一p型浅阱401右侧；所述p型衬底101上有第一和第九p+注入501和509；所述p型衬底102上有第八p+注入508；第一n阱301上有第二、四n+注入502、504和第三p+注入503；第五n+注入505跨接在第一n阱301和第一p型浅阱401表面；第一p型浅阱401上有第六n+注入506；第七n+注入507跨接在第一p型浅阱401和p型衬底102表面；所述第一栅极701在第一p型浅阱401上方；所述第一栅极701、第一p型浅阱401上的两个电极与p型衬底101上的两个电极共五个电极均连接在一起并作为器件的阴极，第一n阱301上的两个电极均连接在一起作为器件的阳极，跨接在第一n阱301和第一p型浅阱401表面上第五n+注入505的电极与第一p型浅阱401上第六n+注入506的电极通过金属连接在一起；
33.本发明中的第五n+注入区与第六n+注入区通过金属连接，第五n+注入下方会形成强电场抑制电流从器件表面流过，可以促进纵向scr路径的开启，并且由于纵向scr路径的导通电阻较小，从而降低整体器件的导通电阻。所述增强型高鲁棒性可控硅静电防护器件有七个场氧隔离区；第一场氧隔离区601在第一p+注入区501右侧，第二场氧隔离区602在第二n+注入区502与第三p+注入区503之间，第三场氧隔离区603在第三p+注入区503与第四n+注入区504之间，第四场氧隔离区604在第四、五n+注入区504、505之间，第五场氧隔离区605在第五、六n+注入区505、506之间，第六场氧隔离区606在第七n+注入区507与第八p+注入区509之间，第七场氧隔离区607在第八p+注入区508和第九p+注入区509之间；
34.所述第一场氧隔离区601位于p型衬底101与第一n阱301表面；第二场氧隔离区602在第一n阱301表面；第三场氧隔离区603在第一n阱301表面；第四场氧隔离区604在第一n阱301表面；第五场氧隔离区605在第一p型浅阱401表面；第六场氧隔离区606在p型衬底102表面；第七场氧隔离区607在p型衬底101和102、第二n阱302表面；
35.如图4所示，当esd脉冲到达器件的阳极，器件的阴极接低电位时，器件的触发电压由位于第一p型浅阱401的mos结构决定，第三p+注入503、第一n阱301和p型衬底102/第一p型浅阱401构成寄生三极管pnp，第一n阱301、p型衬底102/第一p型浅阱401和第七n+注入507构成一个横向寄生三极管npn1，第一n阱301/n型埋层201、p型衬底102/第一p型浅阱401和第七n+注入507构成一个纵向寄生三极管npn2，当pnp和npn1开启后，构成横向scr路径p1；当pnp和npn2开启后，构成纵向scr路径p2；
36.引入n型埋层并调节p型浅阱的宽度w，引入n型埋层以后，由于n型埋层的浓度较高，对电子的吸引能力较强，促进纵向scr路径的开启；增加p型浅阱的宽度w，使得nmos下方的p型浅阱浓度增加，提高维持电压。
37.本器件可根据不同应用场景下esd设计窗口的要求，改变第一n阱301与第一p型浅阱403交界处相对于第五n+注入505的距离s1/s2，s1与s2之和为固定值，当s1距离减小、s2距离增加时，器件的esd窗口右移即触发电压增加、维持电压增加但是失效电流减小，通过调节p型浅阱的宽度w，来改变器件的维持电压，w增大，维持电压提高。
38.如图2和图4所示，分别为传统lvtscr和本发明实施例elvtscr_nbl的等效电路图，系统描述了当器件工作时静电从器件阳极到阴极的电流泄放路径；图5和图6为本发明实施例在0.25um bcd标准工艺下流片的四指器件和八指器件电镜图，相较于soi工艺，基于bcd
工艺集成本发明所设计的tvs器件的模拟开关芯片具有面积小、成本低等优势。
39.一种增强型高鲁棒性可控硅静电防护器件的制作方法，包括以下步骤：
40.步骤一：在p型衬底101中形成n型埋层201；
41.步骤二：在n型埋层201上方生成两个n阱301、302；
42.步骤三：在p型衬底102上还形成一个p型浅阱区401，第一p型浅阱401在第一n型阱301右侧；
43.步骤四：在p型衬底101上形成第一p+注入区501、第九p+注入区509，第一n阱301上生成第二n+注入区502、第三p+注入区503和第四n+注入区504；在第一n阱301与第一p型浅阱401的表面生成第五n+注入区505；在第一p型浅阱401上生成第六n+注入区506与多晶硅栅极701；第一p型浅阱401与p型衬底102表面生成第七n+注入区507；p型衬底102表面生成第八p+注入区508；
44.步骤五：在第一p+注入区501和第二n+注入区502之间形成第一场氧隔离区601，在第二n+注入区502与第三p+注入区503之间形成第二场氧隔离区602，在第一n阱301上形成第三场氧隔离区603和第四场氧隔离区604，在第一p型浅阱401表面形成第五场氧隔离区605，在p型衬底102形成第六场氧隔离区606，在第八p+注入区508与第九p+注入区509之间生成第七场氧隔离区607；
45.步骤六：对第所有注入区进行退火处理，消除杂质在注入区进行的迁移；
46.步骤七：将第一p+注入501、多晶硅栅极701、第七n+注入507、第八p+注入508与第九p+注入509连接在一起并作为器件的阴极，将第二n+注入502与第三p+注入503连接在一起并作为器件的阳极，将第五n+注入505与第六n+注入506电极通过金属连接在一起；
47.本发明增强型高鲁棒性可控硅静电防护器件的制作方法过程简单、操作方便。
48.本发明通过引入两个n+注入区通过金属将电极连接在一起，使得雪崩击穿电流通过n+注入流入另外一个n+注入击穿n+/p型浅阱反偏pn结进入p型浅阱；通过减小s1的尺寸、增大s2的尺寸，抑制电流从器件表面通过，可以使击穿面从mos结构的第六n+注入/p型浅阱行成的反偏pn结转变为第五n+注入/p型浅阱形成的反偏pn结或第一n阱/p型浅阱形成的反偏pn结来增大触发电压以适应不同的esd窗口设计，如表1数据所示，通过变化s1、s2的尺寸，器件的触发电压发生明显变化，维持电压随着触发电压的增加而增加，esd窗口向右移动，但是随着触发电压的增加，失效电流逐渐减小。
49.表1
[0050][0051]
在一定的s1、s2尺寸条件下，当器件上电工作以后，由于n+注入跨接在n阱和p型浅阱上，会在n阱和p型浅阱交界处附近产生强电场，抑制电流从器件表面流入阴极，削弱横向scr路径对电流的泄放能力，同时n型埋层掺杂浓度较高，对电子的吸引能力强，从而使得电流能够流经器件深处，并且纵向路径有更小的导通电阻，整体器件的导通电阻由纵向scr路径的导通电阻决定；如表2数据所示，传统lvtscr器件的导通电阻较大、失效电流小，达不到
万伏以上的片上集成esd防护等级；本发明实施例elvtscr_nbl具有导通电阻小、失效电流高，能够应用于万伏以上的片上集成esd防护等级。通过调节p型浅阱的宽度w，来改变器件的维持电压，w增大，维持电压提高。
[0052]
表2
[0053][0054]
本发明实例器件采用0.25μm bcd标准工艺并应用于0～5v工作电压的模拟开关芯片esd防护设计。
[0055]
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
技术特征：1.一种增强型高鲁棒性可控硅静电防护器件，其特征在于：包括p型衬底；所述p型衬底中设有n型埋层；所述n型埋层上方为p型衬底与两个n阱；所述p型衬底上有一个p型浅阱，为所述第一p型浅阱；所述n阱包括第一n阱和第二n阱；所述第一n阱在所述第一p型浅阱左侧，所述第二n阱在所述第一p型浅阱右侧；所述p型衬底上有所述第一p+注入、所述第八p+注入、所述第九p+注入；所述第一n阱上有所述第二n+注入、所述第三p+注入、所述第四n+注入；所述第五n+注入跨接在所述第一n阱和所述第一p型浅阱表面；所述第一p型浅阱上有所述第六n+注入；所述第七n+注入跨接在所述第一p型浅阱和所述p型衬底表面；所述第一栅极在所述第一p型浅阱上方；所述第一栅极、所述第一p型浅阱上的两个电极与所述p型衬底上的两个电极共五个电极均连接在一起并作为器件的阴极，所述第一n阱上的两个电极均连接在一起作为器件的阳极，跨接在所述第一n阱和所述第一p型浅阱表面上所述第五n+注入的电极与所述第一p型浅阱上所述第六n+注入的电极通过金属导线连接在一起。2.根据权利要求1所述的增强型高鲁棒性可控硅静电防护器件，其特征在于：有七个场氧隔离区；所述第一场氧隔离区在所述第一p+注入左侧，所述第二场氧隔离区在所述第二n+注入与所述第三p+注入之间，所述第三场氧隔离区在所述第三p+注入与所述第四n+注入之间，所述第四场氧隔离区在所述第四n+注入与所述第五n+注入之间，所述第五场氧隔离区在所述第五n+注入与所述第六n+注入之间，所述第六场氧隔离区在所述第七n+注入与所述第八p+注入之间，所述第七场氧隔离区在所述第八p+注入和所述第九p+注入之间。3.根据权利要求2所述的增强型高鲁棒性可控硅静电防护器件，其特征在于：所述第一场氧隔离区位于所述p型衬底与所述第一n阱表面；所述第二场氧隔离区在所述第一n阱表面；所述第三场氧隔离区在所述第一n阱表面；所述第四场氧隔离区在所述第一n阱表面；所述第五场氧隔离区在所述第一p型浅阱表面；所述第六场氧隔离区在所述p型衬底表面；所述第七场氧隔离区在所述p型衬底与所述第二n阱表面。4.根据权利要求1所述的增强型高鲁棒性可控硅静电防护器件，其特征在于：当esd脉冲到达器件的阳极，器件的阴极接低电位时，位于第一p型浅阱的ggnmos结构先触发，第三p+注入、第一n阱和p型衬底/第一p型浅阱构成寄生三极管pnp，第一n阱、p型衬底/第一p型浅阱和第七n+注入构成一个横向寄生三极管npn1，第一n阱/n型埋层、p型衬底/第一p型浅阱和第七n+注入构成一个纵向寄生三极管npn2，当pnp和npn1开启后，构成横向scr路径；当pnp和npn2开启后，构成纵向scr路径。5.根据权利要求1所述增强型高鲁棒性可控硅静电防护器件，其特征在于：第五n+注入跨接在第一n阱和第一p型浅阱左右的尺寸分别为s1和s2，并且s1与s2的和为固定值，当s1距离减小、s2距离增加时，器件触发电压增加、失效电流减小；第五n+注入区与第六n+注入区通过金属连接。6.一种增强型高鲁棒性可控硅静电防护器件的制作方法，包括以下步骤：步骤一：在p型衬底中形成n型埋层；步骤二：在n型埋层上方生成两个n阱；步骤三：在p衬底上还形成一个p型浅阱，第一p型浅阱在第一n型深阱右侧；步骤四：在p型衬底上形成第一p+注入区、第九p+注入区，第一n阱上生成第二n+注入区、第三p+注入区和第四n+注入区；在第一n阱与第一p型浅阱的表面生成第五n+注入区；在
第一p型浅阱上生成第六n+注入区与多晶硅栅极；第一p型浅阱与p型衬底表面生成第七n+注入区；p型衬底表面生成第八p+注入区；步骤五：在第一p+注入区和第二n+注入区之间形成第一场氧隔离区，在第二n+注入区与第三p+注入区之间形成第二场氧隔离区，在第一n阱上形成第三场氧隔离区和第四场氧隔离区，在第一p型浅阱表面形成第五场氧隔离区，在p型衬底形成第六场氧隔离区，在第八p+注入区与第九p+注入区之间生成第七场氧隔离区；步骤六：对第所有注入区进行退火处理，消除杂质在注入区进行的迁移；步骤七：将第一p+注入、多晶硅栅极、第七n+注入、第八p+注入与第九p+注入连接在一起并作为器件的阴极，将第二n+注入与第三p+注入连接在一起并作为器件的阳极，将第五n+注入与第六n+电极通过金属连接在一起。7.根据权利要求6所述的增强型高鲁棒性可控硅静电防护器件的制作方法，其特征在于，所述步骤一之前还包括如下步骤：在p型衬底上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于晶圆上，加掩膜版对其进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机械抛光，直到氮化硅层为止，去除掉氮化硅层。
技术总结本发明公开一种增强型高鲁棒性可控硅静电防护器件及其制作方法，包括P型衬底、N型埋层、N阱、和P型浅阱；由于P型浅阱和N+注入两侧的浓度较高，雪崩击穿容易发生在该区域，通过该设计引导雪崩电流，优化器件的放电路径；N型埋层上有P型衬底、P型浅阱，P型浅阱上有五个注入区与一个多晶硅栅极，有两个注入区分别跨接在N阱与P型浅阱表面和P型浅阱与P型衬底表面，五个电极连接在一起作为器件阴极；N阱中两个注入的电极连在一起作为器件阳极；跨接在N阱与P型浅阱上和P型浅阱中的两个注入电极连接在一起引导电流；该器件在明显降低导通电阻的情况下提高维持电压和失效电流，有效保护核心电路，远离闩锁风险并提高芯片的ESD防护等级。远离闩锁风险并提高芯片的ESD防护等级。远离闩锁风险并提高芯片的ESD防护等级。
技术研发人员：汪洋 邓志勤 杨红姣 关文杰 余博
受保护的技术使用者：湘潭大学
技术研发日：2022.07.22
技术公布日：2022/11/1
