3d存储器件的结构特征图案化方法及曝光掩模
技术领域
1.本发明涉及存储器的制造技术，更具体地，涉及3d存储器件的结构特征图案化方法及曝光掩模。
背景技术：2.存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3d存储器件)。3d存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。
3.在3d存储器的制造方法中，采用多次图案化工艺形成3d存储器的沟道孔、栅线缝隙、导电通道、字线、位线结构特征。在图案化工艺中，采用光刻工艺将掩模图案转移至光致抗蚀剂层中，形成光致抗蚀剂图案，以及采用蚀刻工艺将光致抗蚀剂图案转移至半导体层、导电层、和/或绝缘层中，从而形成结构特征。然而，由于光学系统的衍射效应，掩模图案与光致抗蚀剂图案存在着差异。在掩模图案的设计中可以进行光学邻近效应修正(optical proximity correction，缩写为opc)，其中，采用计算方法设计掩模图案以补偿光学系统的衍射效应。随着器件结构特征的尺寸减小至临界尺寸，器件结构特征受光学衍射效应的影响越来越明显，光学邻近效应修正例如包括在掩模图案中的器件结构图案邻近区域设计亚分辨率辅助图形(sub-resolution assist features，缩写为sraf)，以使相应的光致抗蚀剂图案符合光刻工艺窗口的要求。sraf的图案尺寸接近光刻系统的成像分辨率，其对光起衍射作用以此来改变局部光强分布，但自身在适宜光刻条件下不会转移到光致抗蚀剂中。
4.然而，在采用相同尺寸的掩膜图案下，为了降低成本，将湿法浸润蚀刻改为干法蚀刻后，会导致光致抗蚀剂图案的尺寸发生变化，影响3d存储器件的存储密度和可靠性。
5.期望进一步改进3d存储器件的图案化方法，利用sraf优化器件结构特征的形状，以提高3d存储器件的存储密度和可靠性。
技术实现要素：6.本发明的目的是提供一种3d存储器件的结构特征图案化方法及曝光掩模，其中，在掩模图案的开口端部边角添加l形的亚分辨率辅助图形以增大端部的曲率半径，从而可以获得形状优化的器件结构特征。
7.根据本发明的一方面，提供一种用于3d存储器件的曝光掩模，包括：基板；以及位于所述基板上的掩模图案，所述掩模图案包括特征图形以及与所述特征图形接触的亚分辨率辅助图形，其中，所述特征图形与待制备的存储器件的特征结构相对应，所述亚分辨率辅助图形与所述特征图形中至少一个端部的至少部分接触且围绕设置在所述端部的周围。
8.可选地，所述特征图形包括中间部分和至少一个端部，所述端部与所述中间部分连接，所述端部包括至少两个边角。
9.可选地，所述亚分辨率辅助图形包括至少两个，所述亚分辨率辅助图形与所述特
征图形的端部边角的至少部分接触。
10.可选地，所述特征图形包括一个端部，所述端部包括两个边角，每个所述边角对应设置一个呈弯折结构、且围绕该边角设置的所述亚分辨率辅助图形。
11.可选地，每个所述亚分辨率辅助图形包括两个相互连接的条状图形，两个所述条状图形分别与对应的所述边角的两个侧边平行。
12.可选地，所述亚分辨率辅助图形包括与所述特征图形的端部的侧边一一对应设置的多个条状图形，多个所述条状图形连接在一起，以围绕所述特征图形的端部设置。
13.可选地，所述亚分辨率辅助图形中包括一个条状图形与两个边角的一个侧边分别平行，该条状图形与所述特征图形的端部对应的侧边连接。
14.可选地，所述特征图形包括多个端部，多个端部阵列式间隔分布在所述中间部分长度方向的两个侧边上且分别与所述中间部分连接。
15.可选地，每个所述端部对应设置一个围绕该端部且与所述端部连接的所述亚分辨率辅助图形。
16.可选地，所述亚分辨率辅助图形与临近所述端部的所述中间部分的至少一部分连接。
17.可选地，还包括：多个第二亚分辨率辅助图形，所述第二亚分辨率辅助图形分别位于相邻的两个所述亚分辨率辅助图形之间。
18.可选地，还包括：多个第三亚分辨率辅助图形，所述第三亚分辨率辅助图形分别位于所述第二亚分辨率辅助图形远离所述特征图形的一侧。
19.可选地，所述亚分辨率辅助图形的宽度为1.5～2.5倍的光刻系统的成像分辨率。
20.可选地，所述特征图形包括选自掩模层中的开口和条带的至少一种。
21.可选地，所述特征图形的中间部分的侧边为折线，以获得沿着所述特征图形的长度方向变化的宽度。
22.可选地，对应于所述掩模图案的光致抗蚀剂图案的特征图形的端部形状，与所述结构特征的端部形状相对应。
23.可选地，所述光致抗蚀剂图案的特征图形的端部形状为选自半圆形和圆弧形的任意一种。
24.可选地，所述光致抗蚀剂图案的特征图形的端部和中间部的宽度大致相等。
25.根据本发明的另一方面，提供一种3d存储器件的结构特征图案化方法，包括：在半导体结构上形成光致抗蚀剂层，所述半导体结构包括衬底、牺牲叠层或栅叠层；使用前述所述的曝光掩模，对所述光致抗蚀剂层进行曝光显影，形成光致抗蚀剂图案；经由所述光致抗蚀剂图案，蚀刻所述半导体结构以形成所述3d存储器件的结构特征，其中，所述结构特征包括栅线缝隙、顶部选择栅图案、以及所述3d存储器中的其他开口和条带中的至少一种。
26.根据本发明的再一方面，提供一种3d存储器件，包括：栅叠层结构，所述栅叠层结构包括交替层叠的层间绝缘层和栅极导体层；多个沟道柱，所述沟道柱贯穿所述栅叠层结构；栅线缝隙，贯穿所述叠层结构，将所述叠层结构的至少一部分分隔；其中，采用前述所述的曝光掩模形成的光致抗蚀剂图案对所述栅叠层结构进行刻蚀，以形成所述栅线缝隙，所述栅线缝隙的端部位于叠层结构中，所述栅线缝隙的端部曲率半径大于所述栅线缝隙的宽度，以使所述栅线缝隙的端部较为圆滑。
27.根据本发明实施例的曝光掩模，其中，掩模图案包括与所述结构特征相对应的特征图形以及与所述特征图形连接的亚分辨率辅助图形，所述亚分辨率辅助图形至少部分围绕所述特征图形的端部边角且与所述特征图形的部分端部接触，以优化所述特征图形的端部形状。在光刻工艺中，曝光掩模的掩模图案转移到光致抗蚀剂层中形成光致抗蚀剂图案，在蚀刻工艺中，将光致抗蚀剂图案转移到半导体结构中形成结构特征。该曝光掩模的图案设计包括优化亚分辨率辅助图形的形状，以便在将浸润式光刻替换为干法光刻的情形下，结构特征仍然可以在保持临界尺寸时获得圆滑的端部。
28.在3d存储器件中，采用该曝光掩模获得的栅线缝隙或顶部选择栅图案由于端部形状优化，且端部曲率半径大于中部的宽度，可以容易地去除多余的导电材料，从而提高存储密度和可靠性。
附图说明
29.通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
30.图1a和1b分别示出3d存储器件的存储单元串的电路图和结构示意图。
31.图2a和2b分别示出3d存储器件的一部分结构的透视图和俯视图。
32.图3a和图3b示出根据对照例的浸润式光刻和干法光刻的3d存储器件制造方法使用的栅线缝隙掩模图案。
33.图3c和图3d示出采用图3a和图3b所示掩模图案曝光的光致抗蚀剂图案随着临界尺寸的形状变化。
34.图4示出根据本发明第一实施例的3d存储器件制造方法使用的栅线缝隙掩模图案。
35.图5示出采用图3a和图4所示掩模图案曝光的光致抗蚀剂图案随着临界尺寸的形状变化。
36.图6示出了本发明第一实施例的3d存储器件制造方法使用的栅线缝隙掩模图案的设计过程。
37.图7示出本发明第二实施例的3d存储器件制造方法使用的栅线缝隙掩模图案。
38.图8示出本发明第三实施例的3d存储器件制造方法使用的栅线缝隙掩模图案。
39.图9示出本发明第四实施例的3d存储器件制造方法使用的顶部选择栅掩模图案。
40.图10示出了本发明第四实施例的3d存储器件制造方法使用的顶部选择栅的光致抗蚀剂图案。
41.图11示出本发明第五实施例的3d存储器件制造方法使用的顶部选择栅掩模图案。
具体实施方式
42.以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
43.应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一
个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
44.如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在
……
上面”或“在
……
上面并与之邻接”的表述方式。
45.在本技术中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
46.在3d存储器件中，采用叠层结构提供选择晶体管和存储晶体管的栅极导体，采用贯穿叠层结构的沟道柱提供晶体管和存储晶体管的沟道区。在形成栅叠层结构的工艺中，首先形成包括多个牺牲层和多个层间绝缘层的牺牲叠层结构，然后形成贯穿牺牲叠层结构的栅线缝隙(gate line slit，缩写为gls)，进一步地，经由栅线缝隙蚀刻去除牺牲层以及沉积导电材料形成栅极导体以替换牺牲层，从而形成栅叠层结构。
47.本技术的发明人注意到，随着3d存储器件的存储密度提高，栅线缝隙的宽度也越来越接近临界尺寸(critical dimension，缩写为cd)。在形成栅极导体之后需要去除栅线缝隙中的导电材料，然而，栅线缝隙端部仍然可能残留导电材料，有可能造成存储晶体管和选择晶体管的栅极短路而失效。需要改进栅线缝隙的端部形状以提高器件良率和可靠性。在采用的掩模图案包括与结构特征相对应的特征图形以及邻近特征图形的亚分辨率辅助图形的情况下，亚分辨率辅助图形至少部分围绕所述特征图形的端部边角以提高结构特征端部的圆滑性。然而，为了降低成本，在将湿法浸润蚀刻改为干法arf蚀刻的情况下，会出现结构特征端部变尖的情况，进而出现钨残留导致的栅极短路问题。
48.本发明可以各种形式呈现，以下将描述其中一些示例。
49.图1a和1b分别示出3d存储器件的存储单元串的电路图和结构示意图。在该实施例中示出的存储单元串包括4个存储单元的情形。可以理解，本发明不限于此，存储单元串中的存储单元数量可以为任意多个，例如，32个、64个等。
50.如图1a所示，存储单元串100的第一端连接至位线bl，第二端连接至源极线sl。存储单元串100包括在第一端和第二端之间串联连接的多个晶体管，包括：第一选择晶体管q1、存储晶体管m1至m4、以及第二选择晶体管q2。第一选择晶体管q1的栅极连接至串选择线ssl，第二选择晶体管q2的栅极连接至地选择线gsl。存储晶体管m1至m4的栅极分别连接至字线wl1至wl4的相应字线。
51.如图1b所示，存储单元串100的第一选择晶体管q1和第二选择晶体管q2分别包括栅极导体122和123，存储晶体管m1至m4分别包括栅极导体121。栅极导体121、122和123与存储单元串100中的晶体管的堆叠顺序一致，相邻的栅极导体之间彼此采用层间绝缘层隔开，从而形成栅叠层结构。进一步地，存储单元串100包括沟道柱110。沟道柱110贯穿栅叠层结构。在沟道柱110的中间部分，栅极导体121与沟道区111之间夹有隧穿介质层112、电荷存储层113和阻挡介质层114，从而形成存储晶体管m1至m4。在沟道柱110的两端，栅极导体122和123与沟道区111之间夹有阻挡介质层114，从而形成第一选择晶体管q1和第二选择晶体管q2。
52.在该实施例中，沟道区111例如由掺杂多晶硅组成，隧穿介质层112和阻挡介质层
114分别由氧化物组成，例如氧化硅，电荷存储层113由包含量子点或者纳米晶体的绝缘层组成，例如包含金属或者半导体的微粒的氮化硅，栅极导体121、122和123由金属组成，例如钨。沟道区111用于提供控选择晶体管和存储晶体管的沟道区，沟道区111的掺杂类型与选择晶体管、存储晶体管的类型相同。例如，对于n型的选择晶体管和存储晶体管，沟道区111可以是n型掺杂的多晶硅。
53.在该实施例中，沟道柱110的芯部为沟道区111，隧穿介质层112、电荷存储层113和阻挡介质层114形成围绕芯部侧壁的叠层结构。在替代的实施例中，沟道柱110的芯部为附加的绝缘层，沟道区111、隧穿介质层112、电荷存储层113和阻挡介质层114形成围绕芯部的叠层结构。
54.在该实施例中，第一选择晶体管q1和第二选择晶体管q2、存储晶体管m1至m4使用公共的沟道区111和阻挡介质层114。在沟道柱110中，沟道区111提供多个晶体管的源漏区和沟道区。在替代的实施例中，可以采用彼此独立的步骤，分别形成第一选择晶体管q1和第二选择晶体管q2的半导体层和阻挡介质层以及存储晶体管m1至m4的半导体层和阻挡介质层。
55.在写入操作中，存储单元串100利用fn隧穿效率将数据写入存储晶体管m1至m4中的选定存储晶体管。以存储晶体管m2为例，在源极线sl接地的同时，地选择线gsl偏置到大约零伏电压，使得对应于地选择线gsl的选择晶体管q2断开，串选择线ssl偏置到高电压vdd，使得对应于串选择线ssl的选择晶体管q1导通。进一步地，位线bit2接地，字线wl2偏置于编程电压vpg，例如20v左右，其余字线偏置于低电压vps1。由于只有选定存储晶体管m2的字线电压高于隧穿电压，因此，该存储晶体管m2的沟道区的电子，经由隧穿介质层112到达电荷存储层113，从而将数据转变成电荷存储于存储晶体管m2的电荷存储层113中。
56.在读取操作中，存储单元串100根据存储晶体管m1至m4中的选定存储晶体管的导通状态判断电荷存储层中的电荷量，从而获得该电荷量表征的数据。以存储晶体管m2为例，字线wl2偏置于读取电压vrd，其余字线偏置于高电压vps2。存储晶体管m2的导通状态与其阈值电压相关，即与电荷存储层中的电荷量相关，从而根据存储晶体管m2的导通状态可以判断数据值。存储晶体管m1、m3和m4始终处于导通状态，因此，存储单元串100的导通状态取决于存储晶体管m2的导通状态。控制电路根据位线bl和源极线sl上检测的电信号判断存储晶体管m2的导通状态，从而获得存储晶体管m2中存储的数据。
57.图2a和2b分别示出3d存储器件的一部分结构的透视图和俯视图。为了清楚起见，在图2a和2b中未示出3d存储器件中的各个绝缘层。
58.3d存储器件200包括在衬底101堆叠的栅叠层结构以及贯穿栅叠层结构的沟道柱110。在图中仅示出栅叠层结构的多个栅极导体120，在图中未示出层间绝缘层。可以理解，在栅叠层结构中，相邻的栅极导体120之间彼此采用层间绝缘层彼此隔开。沟道柱110的内部结构如图1b所示，在此不再进行详细说明。沟道柱110排列成阵列，同一列的多个沟道柱110的第一端共同连接至同一条位线，第二端共同连接至衬底101，第二端经由衬底100形成共源极连接。堆叠的多个栅极导体120与沿着堆叠方向延伸的沟道柱110共同形成多个存储晶体管和选择晶体管。
59.栅线缝隙102沿着堆叠方向贯穿栅叠层结构。在形成栅叠层结构的工艺中，将牺牲叠层结构中的牺牲层替换成栅叠层结构的栅极导体，栅线缝隙102作为去除牺牲层的蚀刻
通道以及沉积导电材料的沉积物通道。在沉积导电材料之后，进一步去除栅线缝隙102中的导电材料以及填充绝缘材料，使得不同层面的栅极导体彼此隔离。在图2b所示的实施例中，在每个栅极导体120的两端分别形成相应一条栅线缝隙102，两条栅线缝隙102是同一条直线上延伸且彼此隔开的两段特征图形，在每个栅极导体120的侧边开口。由于栅极导体120的形状与栅线缝隙102的形状互补，因此，栅极导体120呈h形。在一个替代实施例中，栅极导体120中的两条栅线缝隙102是彼此平行延伸且彼此错开的两段特征图形。在另一个替代实施例中，每个栅极导体120仅仅包括位于一个侧边附近的栅线缝隙，另一个侧边附近无栅线缝隙。在栅线缝隙102的端部可能残留导电材料，位于不同层面的存储晶体管和选择晶体管将会由于栅极短路而器件失效。优选地，栅线缝隙102的端部相对于中间部分的宽度增大，从而在形成栅叠层结构后尽可能减少栅线缝隙102中残留的导电材料。
60.尽管在图中未示出，然而，3d存储器件200还可以包括另一些栅线缝隙，将每个层面的栅极导体分割成为多条栅线。所述多条栅线经由相应的导电通道连接至相应的位线。
61.图3a和图3b示出根据对照例的浸润式光刻和干法光刻的3d存储器件制造方法使用的栅线缝隙掩模图案。图3c和图3d示出采用图3a和图3b所示掩模图案曝光的光致抗蚀剂图案随着临界尺寸的形状变化。
62.为了降低3d存储器件的制造成本，发明人将浸润式光刻机(imm)替换为干法光刻机(dry arf)，由于二者的光刻原理不同，因此需要对掩模图案的尺寸进行调整，以获得临界尺寸相同的特征结构。
63.曝光掩模10包括基板11以及位于基板11上的掩模图案，掩模图案包括与结构特征相对应的特征图形，掩模图案由形成在基板11上、且与基板11相对于光源不同光学特性的掩模材料限定，其中，基板11由透光材料组成，例如玻璃，掩模图案由不透光材料的掩模材料限定，例如铬或硅化钼。光致抗蚀剂按照显影特性可以分为正性和负性，前者在显影时曝光部分溶解于显影液中，后者在显影时未曝光部分溶解于显影液中。如果器件的结构特征为开口，简单理解，对于正性光致抗蚀剂而言，基板11上掩模图案的区域则为透光区，基板11上非掩模图案的区域则由不透光材料的掩模材料覆盖，由此限定出掩模图案；对于负性光致抗蚀剂而言，基板11上掩模图案的区域则由不透光材料的掩模材料覆盖，基板11上非掩模图案的区域则为透光区，由此限定出掩模图案。
64.在下文描述的对照例中，以采用正性光致抗蚀剂作为蚀刻曝光掩模形成3d存储器件的栅线缝隙进行示例说明。
65.参考图3a和图3b，在浸润式光刻(图3a)和干法光刻(图3b)中，为了得到临界尺寸相同的特征图案，在浸润式光刻的掩膜图案的基础上对干法光刻中的掩膜图案进行调整，调整后两个掩膜图案的大致形状相同，但是尺寸不同。
66.以图3a的曝光掩模10为例进行说明，曝光掩模10包括基板11以及位于基板11上的掩模图案12。基板11和掩模图案12由相对于光源不同光学特性的材料组成，以采用正性光致抗蚀剂为例，基板11由透光材料组成，掩模图案12由不透光材料组成。
67.其中，掩模图案12包括与3d存储器的结构特征相对应的开口13。掩模图案12中的开口13是与栅线缝隙的形状大致相同的特征图形。该特征图形包括各自为矩形形状且彼此连接为一体的中间部分14和端部15。中间部分14和端部15分别包括沿着特征图形的长度方向延伸的两个侧边。中间部分14的两个侧边与端部15的相应侧边连接。中间部分14的侧边
为折线以获得朝着端部15方向逐渐减小的宽度。端部15的宽度大于中间部分14的宽度。
68.进一步地，掩模图案12还包括邻近端部15的边角的亚分辨率辅助图形(即，sraf)16。亚分辨率辅助图形16的透光特性与特征图形的透光特性相同。在采用正性光致抗蚀剂作为蚀刻曝光掩模形成3d存储器件的栅线缝隙的情形下，二者均为掩模图案12中的开口图形(即，透光图形)。在该实施例的掩模图案中，亚分辨率辅助图形16例如是两个彼此隔开的l形形状的开口，分别包括沿着端部15的侧边延伸的第一条状图形和端部15的顶边延伸的第二条状图形，第一条状图形和第二条状图形彼此连接以形成l形的边角。亚分辨率辅助图形16的图案尺寸接近光刻系统的成像分辨率。例如，亚分辨率辅助图形的宽度为1.5～2.5倍的光刻系统的成像分辨率。因此，亚分辨率辅助图形16对光起衍射作用以此来改变局部光强分布，但自身在适宜光刻条件下不会转移到光致抗蚀剂中。
69.然而，根据两个掩膜图案对应的光强分布图可以了解到，干法光刻中，亚分辨率辅助图形26对应的光强未对开口23的端部25部分的光强进行有效调整。
70.进一步地，参考图3c，采用计算方法模拟光致抗蚀剂图案，将两种方法的掩模图案曝光的光致抗蚀剂图案放在同一图中，可以明显看到干法光刻中形成的光致抗蚀剂层的特征图案的端部较尖，这使得特征结构端部的钨材料不容易清理，增加了栅极导体短路的几率。
71.进一步地，图3d示出了调整干法光刻的特征图案的临界尺寸，以获得与浸润式光刻相同的曲率半径的多个掩模图案曝光的光致抗蚀剂图案。其中，标记符号h10-h50表示在临界尺寸依次增加的情形下光致抗蚀剂图案开口端部的不同曲率半径(曲率半径小的端部较尖)。具体地，h10为h1的浸润式光刻的光致抗蚀剂图；h20为h1的干法光刻的光致抗蚀剂图；h30为h2的干法光刻的光致抗蚀剂图；h40为h3的干法光刻的光致抗蚀剂图；h50为h4的干法光刻的光致抗蚀剂图。其中，h1到h4表示光刻时的具体临界尺寸，单位例如为nm，h1到h4的临界尺寸依次增加10nm，h20-h50所示的光致抗蚀剂图开口端部的曲率半径依次增加。
72.光刻系统例如包括光源、会聚透镜和投影物镜。在光刻工艺中，曝光掩模位于会聚透镜和投影物镜之间。光刻系统的光源发出用于曝光的光束，经由会聚透镜、曝光掩模10、以及投影物镜照射半导体结构表面的光致抗蚀剂层。光致抗蚀剂层对应于曝光掩模开口的部分在显影液中去除以形成相应的开口。然而由于光学系统的衍射效应，掩模图案与光致抗蚀剂图案存在着差异，此时，则可以采用计算方法模拟光致抗蚀剂图案，以实现根据模拟结果对光致抗蚀剂图案进行调整，进而获得较为合适的结构特征。
73.如图3d所示，随着临界尺寸的减小，干法光刻中的光致抗蚀剂图案中特征图形的端部对应的曲率半径也相应减小(即，端部变尖)。相应的，对于利用掩模图案执行光刻、刻蚀后形成的栅线缝隙，其端部的曲率半径也随临界尺寸的减小而减小，在形成栅叠层结构的步骤之后，栅线缝隙的端部的容易残留导电材料造成失效。
74.进一步地，为了保持浸润式光刻和干法光刻的光致抗蚀剂图的端部的曲率半径的基本一致，干法光刻在纵向上的临界尺寸需要做到h4才能等同于浸润式光刻的h1，但是h4的临界尺寸在工艺上基本不被接收。
75.在3d存储器件的制造方法中面临的挑战是在栅线缝隙的临界尺寸减小的同时获得尽可能大的端部曲率半径。
76.在本技术中，3d存储器件的特征结构例如包括栅线缝隙、顶部选择栅图案、以及3d
存储器中的其他开口和条带中的至少一种。
77.图4示出根据本发明第一实施例的3d存储器件制造方法使用的栅线缝隙掩模图案。图5示出采用图3a和图4所示掩模图案曝光的光致抗蚀剂图案随着临界尺寸的形状变化。
78.曝光掩模30包括基板11以及位于基板11上的掩模图案32。基板11和掩模图案32由相对于光源不同光学特性的材料组成，以采用正性光致抗蚀剂为例，基板11由透光材料组成，掩模图案32由不透光材料组成。
79.如图4所示，掩模图案32包括与3d存储器的结构特征相对应的开口33。掩模图案32中的开口33是与栅线缝隙的形状大致相同的特征图形。该特征图形包括各自为矩形形状且彼此连接为一体的中间部分34和端部35。中间部分34和端部35分别包括沿着特征图形的长度方向延伸的两个侧边。中间部分34的两个侧边与端部35的相应侧边连接。中间部分34的侧边为折线以获得朝着端部35方向逐渐减小的宽度。端部35的宽度大于中间部分34的宽度。
80.进一步地，掩模图案32还包括邻近端部35的边角的亚分辨率辅助图形(即，sraf)36。亚分辨率辅助图形36的透光特性与特征图形的透光特性相同。在采用正性光致抗蚀剂作为蚀刻曝光掩模形成3d存储器件的栅线缝隙的情形下，二者均为掩模图案32中的开口图形(即，透光图形)。
81.在该实施例的掩模图案中，亚分辨率辅助图形36例如是两个彼此隔开的l形形状的开口，分别包括沿着端部35的侧边延伸的第一条状图形和端部35的顶边延伸的第二条状图形，第一条状图形和第二条状图形彼此连接以形成l形的边角，且沿着端部35的顶边延伸的第二条状图形与端部35的顶边具有一部分连接区域。亚分辨率辅助图形36的图案尺寸接近光刻系统的成像分辨率。例如，亚分辨率辅助图形的宽度为1.5～2.5倍的光刻系统的成像分辨率。因此，亚分辨率辅助图形36对光起衍射作用以此来改变局部光强分布，但自身在适宜光刻条件下不会转移到光致抗蚀剂中。
82.图5示出采用图4所示掩模图案曝光的光致抗蚀剂图案随着临界尺寸的形状变化。在图5中，标记符号h-dry和h-imm表示在临界尺寸相同的情况下，分别采用干法光刻和浸润式光刻的情形下光致抗蚀剂图案开口端部的不同宽度。
83.在光刻工艺中，光刻系统的光源发出用于曝光的光束，经由曝光掩模30照射待刻蚀膜层表面的光致抗蚀剂层上。光致抗蚀剂层对应于曝光掩模开口的部分在显影液中去除，以形成相应的开口。由于光学系统的衍射效应，掩模图案与光致抗蚀剂图案存在着差异。
84.采用计算方法模拟光致抗蚀剂图案。如图5所示，两种方法中，掩模图案中特征图形的端部均为矩形形状，且光致抗蚀剂图案中特征图形的端部形状的曲率半径基本一致，且曲率半径均大于特征图形中间部分的宽度。将曲线h-dry和h-imm进行对比，可以发现，在相同的临界尺寸的情况下，干法光刻和浸润式光刻形成的光致抗蚀剂图案的开口中间部分宽度基本吻合，端部宽度也基本吻合，并且端部仍然维持较大的曲率半径，即，端部形状从半圆形变化成圆弧形，因此，图4所示的掩膜图案可以实现在相同临界尺寸下，保持干法光刻和浸润式光刻形成的光致抗蚀剂图案的基本吻合。在形成栅叠层结构的步骤之后，光致抗蚀剂图案的开口端部形状优化在蚀刻工艺中转移至结构特征中，栅线缝隙的端部形状也
相应优化，从而在形成栅极导体后容易从栅线缝隙中去除导电材料，以提高3d存储器件的良率和可靠性。
85.进一步地，参考图5，根据计算方法模拟获得的光致抗蚀剂层图案中，特征图案的端部和中间部的宽度也大致相等。大致相等在本技术中例如为端部和中间部之间的宽度误差在设置的范围内。
86.图6示出了本发明第一实施例的3d存储器件制造方法使用的栅线缝隙掩模图案的设计过程。
87.如图6所示，首先设计亚分辨率辅助图形a和特征图形b，将二者合并得到掩膜图案c，根据掩膜图案c进行计算方法模拟光致抗蚀剂图案，并根据模拟的光致抗蚀剂图案对特征图形b进行调整，获得特征图形d，将特征图形d与亚分辨率辅助图形a合并得到掩膜图案e，根据掩膜图案e进行计算方法模拟光致抗蚀剂图案f，若光致抗蚀剂图案f符合设计要求，即掩膜图案e即为成功，若光致抗蚀剂图案f不符合设计要求，即掩膜图案e即为不成功，需要对掩膜图案e进一步调整。
88.在图6所示的一种实施例中，在调整掩膜图案c的过程中，仅对特征图形b进行了调整，而没有对亚分辨率辅助图形a进行调整。在另一个实施例中，还可以对亚分辨率辅助图形a和特征图形b均进行调整，以获得合适的掩膜图案e。在另一个实施例中，为了得到更加优化的光致抗蚀剂图案f，可以对亚分辨率辅助图形a和特征图形b进行多次的调整。该实施例仅示出了一种可能的情况，本领域的技术人员可以根据设计目的对掩膜图案c进行其他合适的调整。
89.图7示出本发明第二实施例的3d存储器件制造方法使用的栅线缝隙掩模图案。与第一实施例的掩膜图案相比，第二实施例的掩膜图案为
“→”
形，大致呈箭头状。
90.曝光掩模40包括基板11以及位于基板11上的掩模图案42。基板11和掩模图案42由相对于光源不同光学特性的材料组成，以采用正性光致抗蚀剂为例，基板11由透光材料组成，掩模图案42由不透光材料组成。
91.如图7所示，掩模图案42包括与3d存储器的结构特征相对应的开口43。掩模图案42中的开口43是与栅线缝隙的形状大致相同的特征图形。该特征图形包括彼此连接为一体的中间部分44和端部45。中间部分44和端部45分别包括沿着特征图形的长度方向延伸的两个侧边。中间部分44的两个侧边与端部45的相应侧边连接。中间部分44的侧边为折线以获得朝着端部45方向逐渐减小的宽度。端部45的宽度大于中间部分54的宽度。
92.进一步地，掩模图案42还包括邻近端部45的边角的亚分辨率辅助图形(即，sraf)46。亚分辨率辅助图形46的透光特性与特征图形的透光特性相同。在采用正性光致抗蚀剂作为蚀刻曝光掩模形成3d存储器件的栅线缝隙的情形下，二者均为掩模图案42中的开口图形(即，透光图形)。在该实施例的掩模图案中，亚分辨率辅助图形46例如是两个l形形状的开口连接在一起形成的一个c字形开口，包括沿着端部45的两个侧边延伸的第一条状图形和第二条状图形，以及沿着端部45的顶边延伸的第三条状图形，第一条状图形、第二条状图形分别与第三条状图形连接以形成l形的边角。其中，亚分辨率辅助图形46的第三条状图形与特征图形的端部45的顶边连接。
93.亚分辨率辅助图形46的图案尺寸接近光刻系统的成像分辨率。例如，亚分辨率辅助图形的宽度为1.5～2.5倍的光刻系统的成像分辨率。因此，亚分辨率辅助图形46对光起
衍射作用以此来改变局部光强分布，但自身在适宜光刻条件下不会转移到光致抗蚀剂中。
94.采用计算方法模拟光致抗蚀剂图案。光致抗蚀剂图案包括与掩模图案42中的开口43相对应且形状存在差异的开口。尽管掩模图案的特征图形的端部为矩形形状，但光致抗蚀剂图案的特征图形的端部为圆滑的半圆形状。在相同的临界尺寸的情况下，干法光刻和浸润式光刻形成的光致抗蚀剂图案的开口中间部分宽度基本吻合，端部宽度也基本吻合，并且端部仍然维持较大的曲率半径。在形成栅叠层结构的步骤之后，光致抗蚀剂图案的开口端部形状优化在蚀刻工艺中转移至结构特征中，栅线缝隙的端部形状也相应优化，从而在形成栅极导体后容易从栅线缝隙中去除导电材料，以提高3d存储器件的良率和可靠性。
95.图8示出本发明第三实施例的3d存储器件制造方法使用的栅线缝隙掩模图案。与第一实施例和第二实施例的掩膜图案相比，第三实施例的掩膜图案为锁钩型。
96.曝光掩模50包括基板11以及位于基板11上的掩模图案52。基板11和掩模图案52由相对于光源不同光学特性的材料组成，以采用正性光致抗蚀剂为例，基板11由透光材料组成，掩模图案52由不透光材料组成。
97.如图8所示，掩模图案52包括与3d存储器的结构特征相对应的开口53。掩模图案52中的开口53是与栅线缝隙的形状大致相同的特征图形。该特征图形包括彼此连接为一体的中间部分54和端部55。中间部分54和端部55分别包括沿着特征图形的长度方向延伸的两个侧边。中间部分54的两个侧边与端部55的相应侧边连接。中间部分54的侧边为折线以获得朝着端部55方向逐渐减小的宽度。端部55的宽度大于或等于中间部分54的宽度。
98.进一步地，掩膜图案52还包括亚分辨率辅助图形56。亚分辨率辅助图形56例如是两个彼此隔开的l形形状的开口，分别包括沿着端部55的侧边延伸的第一条状图形和沿着端部55的顶边延伸的第二条状图形，第一条状图形和第二条状图形彼此连接以形成l形的边角，且沿着端部55的侧边延伸的第一条状图形与端部55的侧边具有一部分连接区域。亚分辨率辅助图形56的图案尺寸接近光刻系统的成像分辨率。例如，亚分辨率辅助图形的宽度为1.5～2.5倍的光刻系统的成像分辨率。因此，亚分辨率辅助图形56对光起衍射作用以此来改变局部光强分布，但自身在适宜光刻条件下不会转移到光致抗蚀剂中。
99.采用计算方法模拟光致抗蚀剂图案。光致抗蚀剂图案包括与掩模图案52中的开口53相对应且形状存在差异的开口。在相同的临界尺寸的情况下，干法光刻和浸润式光刻形成的光致抗蚀剂图案的开口中间部分宽度基本吻合，端部宽度也基本吻合，并且端部仍然维持较大的曲率半径。在形成栅叠层结构的步骤之后，光致抗蚀剂图案的开口端部形状优化在蚀刻工艺中转移至结构特征中，栅线缝隙的端部形状也相应优化，从而在形成栅极导体后容易从栅线缝隙中去除导电材料，以提高3d存储器件的良率和可靠性。
100.图9示出本发明第四实施例的3d存储器件制造方法使用的顶部选择栅掩模图案。图10示出了本发明第四实施例的3d存储器件制造方法使用的顶部选择栅的模拟光致抗蚀剂图案。在3d存储器件的制造方法中，其他的蚀刻步骤中也可以采用上述的栅线缝隙的掩膜图案的优化方案。本实施例示出了顶部选择栅的掩膜图案。
101.曝光掩模60包括基板11以及位于基板11上的掩模图案62。基板11和掩模图案62由相对于光源不同光学特性的材料组成，以采用正性光致抗蚀剂为例，基板11由透光材料组成，掩模图案62由不透光材料组成。
102.如图9所示，掩模图案62包括与3d存储器的结构特征相对应的开口63。掩模图案62
中的开口63是与顶部选择栅的形状大致相同的特征图形。该特征图形包括彼此连接为一体的中间部分64和端部65。中间部分64为一条状图形，具有沿着特征图形的长度方向延伸的两个侧边，端部65为多个彼此隔离的条状图形，分别沿着中间部分64的两个侧边间隔排列且与中间部分64的侧边重合连接。中间部分64和端部65组成的开口63的侧边以规律性的折线状沿特征图形的长度方向延伸。
103.进一步地，掩膜图案62还包括亚分辨率辅助图形66。亚分辨率辅助图形66例如是多个彼此隔开的u形形状的开口，分别包括沿着端部65的侧边延伸的第一图形和沿着端部65的两个顶边延伸的两个第二图形，第一图形和第二图形彼此连接以形成u形的图案，且亚分辨率辅助图形66与端部65的侧边和两个顶边均接触连接，同时亚分辨率辅助图形66与相邻于端部65的中间部分64的一部分侧边连接。亚分辨率辅助图形66的图案尺寸接近光刻系统的成像分辨率。例如，亚分辨率辅助图形的宽度为1.5～2.5倍的光刻系统的成像分辨率。因此，亚分辨率辅助图形66对光起衍射作用以此来改变局部光强分布，但自身在适宜光刻条件下不会转移到光致抗蚀剂中。
104.进一步地，参考图10，采用计算方法模拟光致抗蚀剂图案以及进行实际的光刻和蚀刻。光致抗蚀剂图案大致呈波浪状，包括与掩模图案62中的开口63相对应且形状存在差异的开口。在图10所示的图中，顶部选择栅对应的掩膜图案形成的光致抗蚀剂图案以及光刻和刻蚀形成的器件中的特征结构也具有波浪状，且该波浪状的弧边较为圆滑，方便后续步骤的进行，能够提高3d存储器件的良率和可靠性。
105.图11示出本发明第五实施例的3d存储器件制造方法使用的顶部选择栅掩模图案。与第四实施例的顶部选择栅掩模图案相比，增加了第二亚分辨率辅助图形77和第三亚分辨率辅助图形78，进一步地优化了掩膜图案形成的光致抗蚀剂层的图案。
106.曝光掩模70包括基板11以及位于基板11上的掩模图案72。基板11和掩模图案72由相对于光源不同光学特性的材料组成，以采用正性光致抗蚀剂为例，基板11由透光材料组成，掩模图案72由不透光材料组成。
107.如图11所示，掩模图案72包括与3d存储器的结构特征相对应的开口73。掩模图案72中的开口73例如为图9中的开口63和亚分辨率辅助图形66的结合，呈波浪状。
108.进一步地，掩膜图案72还包括第二亚分辨率辅助图形77和第三亚分辨率辅助图形78，用以调节掩膜图案中开口73的波浪状的圆滑性。第二亚分辨率辅助图形77例如是多个沿开口长度方向延伸的彼此隔开的条状开口，分别位于波浪状开口73的相邻两个凸起之间，且第二亚分辨率辅助图形7与考口73相距一定距离。第三亚分辨率辅助图形78例如是两个沿开口长度方向延伸的条状开口，分别位于开口73的两侧，且第二亚分辨率辅助图形77位于第三亚分辨率辅助图形78与开口73之间。第二亚分辨率辅助图形77和第三亚分辨率辅助图形78的图案尺寸接近光刻系统的成像分辨率。例如，亚分辨率辅助图形的宽度为1.5～2.5倍的光刻系统的成像分辨率。因此，第二亚分辨率辅助图形77和第三亚分辨率辅助图形78对光起衍射作用以此来改变局部光强分布，但自身在适宜光刻条件下不会转移到光致抗蚀剂中。
109.在上文描述的实施例中，描述了采用正性光致抗蚀剂作为蚀刻曝光掩模形成3d存储器件的栅线缝隙和顶部选择栅。然而，不论是3d存储器件中的结构特征，还是光致抗蚀剂的显影特性，均不受特定实施例的限制。3d存储器件的结构特征既可以是栅线缝隙之类的
开口或顶部选择栅的波浪状开口，还可以是矩形孔或椭圆形孔，也可以是位线之类的条带，可以统称为“结构特征”。对于3d存储器件中的不同结构特征，如果线条宽度接近临界尺寸，则可以采用本发明的图案设计方法优化结构特征的端部形状。例如，在对位线的端部形状优化的情形下，可以减小寄生电容而提高存储器的读写速度。
110.在上述描述的实施例中，描述了曝光掩模中的亚分辨率辅助图形的形状包括与开口的端部连接的两个彼此隔开的l形形状的开口，或者两个l形形状的开口连接在一起形成的一个凹字形开口。在一个替代实施例中，亚分辨率辅助图形包括与特征图形的端部的侧边一一对应设置的多个图形，多个图形连接在一起，以围绕特征图形的端部设置。在另一个替代实施例中，亚分辨率辅助图形可以是围绕特征图形的边角处的呈弯折结构的图形。例如，每个亚分辨率辅助图形包括两个相互连接的条状图形，两个条状图形分别与对应的边角的两个侧边平行。例如，相互连接的两个条状图形构成靠近特征图形的内凹部和远离特征图形的外凸部，内凹部、外凸部分别包括连接在一起的至少两段折线；或者，内凹部、外凸部分别包括一段弧线。在另一个替代实施例中，还可以进一步地增加第二亚分辨率辅助图形和第三亚分辨率辅助图形，进一步地对特征图形进行优化。
111.在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
112.以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。
技术特征：1.一种用于存储器件的曝光掩模，其特征在于，包括：基板；以及位于所述基板上的掩模图案，所述掩模图案包括特征图形以及与所述特征图形接触的亚分辨率辅助图形，其中，所述特征图形与待制备的存储器件的特征结构相对应，所述亚分辨率辅助图形与所述特征图形中至少一个端部的至少部分接触且围绕设置在所述端部的周围。2.根据权利要求1所述的曝光掩模，其特征在于，所述特征图形包括中间部分和至少一个端部，所述端部与所述中间部分连接，所述端部包括至少两个边角。3.根据权利要求2所述的曝光掩模，其特征在于，所述亚分辨率辅助图形包括至少两个，所述亚分辨率辅助图形与所述特征图形的端部边角的至少部分接触。4.根据权利要求3所述的曝光掩模，其特征在于，所述特征图形包括一个端部，所述端部包括两个边角，每个所述边角对应设置一个呈弯折结构、且围绕该边角设置的所述亚分辨率辅助图形。5.根据权利要求4所述的曝光掩模，其特征在于，每个所述亚分辨率辅助图形包括两个相互连接的条状图形，两个所述条状图形分别与对应的所述边角的两个侧边平行。6.根据权利要求4所述的曝光掩模，其特征在于，所述亚分辨率辅助图形包括与所述特征图形的端部的侧边一一对应设置的多个条状图形，多个所述条状图形连接在一起，以围绕所述特征图形的端部设置。7.根据权利要求6所述的曝光掩模，其特征在于，所述亚分辨率辅助图形中包括一个条状图形与两个边角的一个侧边分别平行，该条状图形与所述特征图形的端部对应的侧边连接。8.根据权利要求3所述的曝光掩模，其特征在于，所述特征图形包括多个端部，多个端部阵列式间隔分布在所述中间部分长度方向的两个侧边上且分别与所述中间部分连接。9.根据权利要求8所述的曝光掩模，其特征在于，每个所述端部对应设置一个围绕该端部且与所述端部连接的所述亚分辨率辅助图形。10.根据权利要求9所述的曝光掩模，其特征在于，所述亚分辨率辅助图形与临近所述端部的所述中间部分的至少一部分连接。11.根据权利要求10所述的曝光掩模，其特征在于，还包括：多个第二亚分辨率辅助图形，所述第二亚分辨率辅助图形分别位于相邻的两个所述亚分辨率辅助图形之间。12.根据权利要求11所述的曝光掩模，其特征在于，还包括：多个第三亚分辨率辅助图形，所述第三亚分辨率辅助图形分别位于所述第二亚分辨率辅助图形远离所述特征图形的一侧。13.根据权利要求1所述的曝光掩模，其特征在于，所述亚分辨率辅助图形的宽度为1.5～2.5倍的光刻系统的成像分辨率。14.根据权利要求1所述的曝光掩模，其特征在于，所述特征图形包括选自掩模层中的开口和条带的至少一种。15.根据权利要求1所述的曝光掩模，其特征在于，所述特征图形的中间部分的侧边为折线，以获得沿着所述特征图形的长度方向变化的宽度。16.根据权利要求1所述的曝光掩模，其特征在于，对应于所述掩模图案的光致抗蚀剂
图案的特征图形的端部形状，与所述结构特征的端部形状相对应。17.根据权利要求16所述的曝光掩模，其特征在于，所述光致抗蚀剂图案的特征图形的端部形状为选自半圆形和圆弧形的任意一种。18.根据权利要求16所述的曝光掩模，其特征在于，所述光致抗蚀剂图案的特征图形的端部和中间部的宽度大致相等。19.一种3d存储器件的结构特征图案化方法，包括：在半导体结构上形成光致抗蚀剂层，所述半导体结构包括衬底、牺牲叠层或栅叠层；使用根据权利要求1至18中任一项所述的曝光掩模，对所述光致抗蚀剂层进行曝光显影，形成光致抗蚀剂图案；经由所述光致抗蚀剂图案，蚀刻所述半导体结构以形成3d存储器件的所述结构特征，其中，所述结构特征包括栅线缝隙、顶部选择栅图案、以及所述3d存储器中的其他开口和条带中的至少一种。20.一种3d存储器件，包括：栅叠层结构，所述栅叠层结构包括交替层叠的层间绝缘层和栅极导体层；多个沟道柱，所述沟道柱贯穿所述栅叠层结构；栅线缝隙，贯穿所述叠层结构，将所述叠层结构的至少一部分分隔；其中，采用根据权利要求1至18中任一项所述的曝光掩模形成的光致抗蚀剂图案对所述栅叠层结构进行刻蚀，以形成所述栅线缝隙，所述栅线缝隙的端部位于叠层结构中，所述栅线缝隙的端部曲率半径大于所述栅线缝隙的宽度，以使所述栅线缝隙的端部较为圆滑。
技术总结本申请公开了3D存储器件的结构特征图案化方法及曝光掩模，该结构特征具有端部。该曝光掩模包括：基板；以及位于所述基板上的掩模图案，所述掩模图案包括特征图形以及与所述特征图形接触的亚分辨率辅助图形，其中，所述特征图形与待制备的存储器件的特征结构相对应，所述亚分辨率辅助图形与所述特征图形中至少一个端部的至少部分接触且围绕设置在所述端部的周围，以优化所述特征结构的端部形状。在3D存储器件中，采用该曝光掩模获得的结构特征由于端部形状优化可以提高存储密度和可靠性。由于端部形状优化可以提高存储密度和可靠性。由于端部形状优化可以提高存储密度和可靠性。
技术研发人员：张昆 张雷
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：2022.07.25
技术公布日：2022/11/1
