1.本发明涉及二总线通信技术领域，特别是涉及一种主机发送数据时可持续供电的二总线同步电路及方法。
背景技术：2.二总线的通信技术被用于电能计量监控、消防监控设备、工业生产线监控、电网的电气保护设备以及电力监控设备等领域。近年来线材的价格上涨迅速，传统的四线制通信系统包含两根供电线和两根通信线，与其相比，二总线技术能够在给总线上的设备传输电能的同时与设备通信节约了线材成本，近年来受到广大技术人员的关注。
3.由于涉及供电和通信两种功能，二总线供电的可持续性和通信的可靠性问题是该领域长期关注的重点，目前大部分二总线技术存在以下两个问题：
4.一是供电持续性不够。二总线系统中主机需要给从机发送数据，现有的二总线技术方案中，一部分技术方案提出主机可以根据所需要发送的数据，控制电压调制电路改变总线电压的幅值，来表示需要发送的数据。但此方案存在一个问题，当主机控制器所需要发送的数据中“0”的比特位较多时，将使从机部分的总线电压明显降低，甚至可能因此导致从机部分电路进入欠压状态工作不正常，为避免该问题，现有方案通常采取规定一个比特时间中vh(+24v)和vl(0v)持续时间不同，来表示主机发送数据的0和1，这样的做法在一定程度上，能满足二总线从机部分进行通信时的供电需求量，但带来的负面效果是牺牲了二总线的通信速率。
5.二是通信抗干扰能力不够。二总线系统中从机需要接收主机发送的数据，现有的二总线技术方案中，一部分技术方案提出在从机端对二总线使用电阻进行分压，将分压后的信号接至从机控制器，从机控制器后判断该电压大小，实现从机端接收数据。如将总线电平分压转为ttl电平接至从机控制器引脚，形成数据接收电路，此方案存在的问题是：当二总线传输线路受到干扰时总线电压将会波动，使转换后的电平不稳定进而在从机控制器接收到的数据中出现误码。
技术实现要素：6.本发明的目的是提供一种主机发送数据时可持续供电的二总线同步电路及方法，能够在主机发送数据时持续给从机端供电，提高通信抗干扰能力。
7.为实现上述目的，本发明提供了如下方案：
8.第一方面，本发明提供了一种主机发送数据时可持续供电的二总线同步电路，包括：主机部分和若干个从机部分；
9.所述主机部分，至少包括：主机控制模块以及与所述主机控制模块连接的极性转换电路；
10.所述主机控制模块用于：
11.输出调制电压和通信同步信号；
12.对所述从机部分输出的二总线控制电流进行解调，得到同步数据；
13.所述极性转换电路用于：
14.根据所述调制电压输出差分信号的极性，并将所述调制电压、所述通信同步信号和所述差分信号的极性传输给若干个所述从机部分；
15.将所述二总线控制电流反馈给所述主机控制模块；
16.所述从机部分，至少包括：从机控制模块以及与所述从机控制模块连接的差分电压解调电路；所述极性转换电路通过二总线传输线路分别与所述从机控制模块和所述差分电压解调电路连接；
17.所述差分电压解调电路用于对所述差分信号的极性进行解调，得到传输数据；
18.所述从机控制模块用于根据所述调制电压、所述通信同步信号和所述传输数据输出二总线控制电流。
19.可选地，所述主机控制模块包括：
20.主机控制器，与所述极性转换电路连接，用于输出电压控制信号和通信同步信号，并将所述通信同步信号传输至所述极性转换电路；
21.电压调制电路，分别与所述主机控制器和所述极性转换电路连接，用于根据所述电压控制信号输出调制电压，并将所述调制电压传输至所述极性转换电路；
22.电流解调电路，与所述主机控制器连接，并通过所述电压调制电路与所述极性转换电路连接，用于对所述极性转换电路反馈的二总线控制电流进行解调，得到同步数据，并将所述同步数据传输至所述主机控制器；
23.主机降压电路，与所述主机控制器连接，用于将电源电压降压至主机供电电压，以为所述主机控制器供电。
24.可选地，所述从机控制模块包括：
25.供电模块，与所述极性转换电路连接，用于根据所述调制电压进行充电，并输出电源电压；
26.从机控制器，与所述差分电压解调电路连接，用于根据所述调制电压、所述通信同步信号和所述传输数据输出电流控制信号；
27.电流调制电路，与所述从机控制器连接，用于根据所述电流控制信号输出二总线控制电流；
28.从机降压电路，分别与所述供电模块和所述从机控制器连接，用于将所述电源电压降压至从机供电电压，以为所述从机控制器供电。
29.可选地，所述供电模块包括整流电路、二极管和电容；
30.所述整流电路分别与所述差分电压解调电路、所述电流调制电路、所述二极管的正极、所述电容的一端、所述从机降压电路的输出端和所述电流调制电路连接；所述二极管的负极分别与所述电容的另一端和所述从机降压电路的输入端连接；
31.所述整流电路用于将所述调制电压进行整流滤波，输出电源电压；
32.所述二极管用于导通所述电源电压；
33.所述电容用于利用所述电源电压进行充电。
34.可选地，所述调制电压包括+24v和+12v。
35.第二方面，本发明提供了一种主机发送数据时可持续供电的二总线同步方法，所
述方法应用于第一方面的主机发送数据时可持续供电的二总线同步电路，其特征在于，所述方法包括：
36.主机部分的主机控制模块输出调制电压和通信同步信号；
37.主机部分的极性转换电路根据所述调制电压输出差分信号的极性，并将所述调制电压、所述通信同步信号和所述差分信号的极性传输给从机部分的差分电压解调电路；
38.差分电压解调电路对所述差分信号的极性进行解调，得到传输数据，并将调制电压、所述通信同步信号和所述传输数据传输至从机部分的从机控制模块；
39.从机控制模块根据所述调制电压和所述通信同步信号确定二总线控制电流，并将所述二总线控制电流传输至所述主机控制模块中进行解调，得到同步数据。
40.根据本发明提供的具体实施例，本发明公开了以下技术效果：
41.本发明公开了一种主机发送数据时可持续供电的二总线同步电路及方法，所述电路包括主机部分和若干个从机部分，且所述主机部分的极性转换电路通过二总线传输线路分别与每个所述从机部分的从机控制模块和差分电压解调电路连接。其中，主机部分包括主机控制模块以及与所述主机控制模块相连的极性转换电路，并通过极性转换电路使得主机控制器在发送数据时通过改变差分信号的极性，实现在数据传输时无论传输的数据是否为“0”，都能给从机部分进行供电；其中，从机部分包括从机控制模块和与所述从机控制模块连接的差分电压解调电路。本发明通过极性转换电路转换输出的差分信号的极性，能够在主机发送数据时不间断的持续给从机端供电，以及通过差分电压解调电路使二总线上的电压，以一种差模比较的方式对二总线传输线路上的数据传输实现抗共模干扰，降低了从机控制器接收的误码率，提高通信抗干扰能力。
附图说明
42.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
43.图1为本发明主机发送数据时可持续供电的二总线同步电路结构示意图；
44.图2为本实施例中主控制器和从控制器连接的电路原理示意图；
45.图3为主机降压电路原理示意图；
46.图4为从机降压电路原理示意图；
47.图5为极性转换电路的驱动电路原理示意图；
48.图6为本实施例中的通信协议图；
49.图7为本实施例中二总线传输线路上出现的共模干扰示意图；
50.图8为本本发明主机发送数据时可持续供电的二总线同步方法的方法流程图。
具体实施方式
51.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他
实施例，都属于本发明保护的范围。
52.本发明的目的是提供一种主机发送数据时可持续供电的二总线同步电路及方法，能够在主机发送数据时持续给从机端供电，提高通信抗干扰能力。
53.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
54.如图1所示，本发明实施例提供的一种主机发送数据时可持续供电的二总线同步电路，包括：主机部分和若干个从机部分。
55.所述主机部分，至少包括：主机控制模块以及与所述主机控制模块连接的极性转换电路。
56.具体地，所述主机控制模块用于：输出调制电压和通信同步信号；对所述从机部分输出的二总线控制电流进行解调，得到同步数据。所述极性转换电路用于：根据所述调制电压输出差分信号的极性，并将所述调制电压、所述通信同步信号和所述差分信号的极性传输给若干个所述从机部分；将所述二总线控制电流传反馈给所述主机控制模块。
57.所述从机部分，至少包括：从机控制模块以及与所述从机控制模块连接的差分电压解调电路；所述极性转换电路通过二总线传输线路分别与所述从机控制模块和所述差分电压解调电路连接。
58.具体地，所述差分电压解调电路用于对所述差分信号的极性进行解调，得到传输数据；所述从机控制模块用于根据所述调制电压、所述通信同步信号和所述传输数据输出二总线控制电流。
59.作为一种优选的实施方式，所述主机控制模块包括：主机控制器、电压调制电路、电流解调电路和主机降压电路。
60.具体地，主机控制器与所述极性转换电路连接，用于输出电压控制信号和通信同步信号，并将所述通信同步信号传输至所述极性转换电路；电压调制电路分别与所述主机控制器和所述极性转换电路连接，用于根据所述电压控制信号输出调制电压，并将所述调制电压传输至所述极性转换电路。电流解调电路与所述主机控制器连接，并通过所述电压调制电路与所述极性转换电路连接，用于对所述极性转换电路反馈的二总线控制电流进行解调，得到同步数据，并将所述同步数据传输至所述主机控制器。主机降压电路与所述主机控制器连接，用于将电源电压降压至主机供电电压，以为所述主机控制器供电。
61.作为一种优选的实施方式，所述从机控制模块包括：供电模块、从机控制器、电流调制电路和从机降压电路。
62.具体地，供电模块与所述极性转换电路连接，用于根据所述调制电压进行充电，并输出电源电压。从机控制器与所述差分电压解调电路连接，用于根据所述调制电压、所述通信同步信号和所述传输数据输出电流控制信号。电流调制电路与所述从机控制器连接，用于根据所述电流控制信号输出二总线控制电流。从机降压电路分别与所述供电模块和所述从机控制器连接，用于将所述电源电压降压至从机供电电压，以为所述从机控制器供电。
63.进一步的方案，所述供电模块包括整流电路、二极管和电容。
64.所述整流电路分别与所述差分电压解调电路、所述电流调制电路、所述二极管的正极、所述电容的一端、所述从机降压电路的输出端和所述电流调制电路连接；所述二极管的负极分别与所述电容的另一端和所述从机降压电路的输入端连接。
65.具体地，所述整流电路用于将所述调制电压进行整流滤波，输出电源电压。所述二极管用于导通所述电源电压。所述电容用于利用所述电源电压进行充电。
66.在本实施例中，所述调制电压包括+24v和+12v。本发明提出一套的解决方案，通过在二总线电路中的主机部分设置一个极性转换电路，使传输线路上传输的信号转化为差分信号，这种信号抗干扰性强，同时在从机部分设置一个差分电压解调电路，可以降低从机部分接收数据的误码率，提高通信可靠性。其次，主机部分的极性转换电路和从机部分的整流电路与通信协议相配合，可以提高二总线系统中主机与从机通信时主机对从机的持续供电能力。
67.以下将以一个实施例来描述本电路的工作流程，步骤如下：
68.步骤1：主机部分的dc-dc降压电路(即主机降压电路)将输入的直流电源总线+24v降压后给主机部分的主机控制器供电。具体的如图3中电源vcc24v为本步骤所述的+24v输入，本实施方案采用lm2596-adj芯片和一些阻容元件作为本步骤中所述的dc-dc降压电路电路，可以在图3中的vcc3v3_master处获得+3.3v的电压，给主机部分的主机控制器供电。
69.步骤2：主机部分的主机控制器控制电压调制电路以及极性转换电路，使传输线路上的电压为+24v，进而电流依次经过从机部分的整流电路、二极管给电容充电，并给从机部分的dc-dc降压电路电路供电。具体的如图2中的r13、r11、q6、q3、r16、q8、r19、d9、q9、q11、r17、r22构成本步骤所述的电压调制电路，图中的q4、q5、q12、q13构成本步骤所述的极性转换电路。图中的master_tx0为本步骤所述的主机控制器的控制io口引脚，图中的d11、d11、d17、d18构成本步骤所述的整流电路，图中的d8为本步骤所述的二极管，图中的c12为本步骤所述的电容，如图4中的u2芯片lm2596-adj和一些阻容元件构成的电路为本步骤所述的从机部分的dc-dc降压电路电路，如图2中的q6、r11、q3组成限流电路其限流功能体现在当电流流过r11时将产生压降，当压降大于时电压将被钳位到达到限流的作用，其限流大小imax＝ueb/r11。该限流电路的作用是当后级电路发生短路、过流时将会限制总线上的电流大小，保护后级电路，并在过流情况消失后，能退出限流状态，该部分电路提升了整个电路的可靠性。应当说明的是当该电路工作在限流状态时，三极管q3将会工作在放大状态，其将会很大使三极管的功率损耗加大，所以实际使用时应加装散热片。q11、q9、r22也组成一个限流电路，其功能不再赘述，其限制的电流大约为(0.7/13)≈0.054a.以下分析本步骤电路工作流程：主机控制器控制master_tx0引脚输出高电平(+3.3v)使三极管q8、q3导通，二极管d9反向截止。此时tp16处的电压将为+24v，之后主机控制器控制相应引脚(如图5中极性转换电路的驱动电路的dir_a和dir_b引脚)使得q4和q13导通，q12和q5截止，使传输线路上的a线电压为+24v(极性为+)，b线电压为0v(极性为-)，电流经过传输线路流过整流电路、二极管d8后给c12电容充电，并给lm2596-adj降压电路输入+24v的供电。
70.步骤3：从机部分的dc-dc降压电路(即从机降压电路)输出给从机控制器供电，从机控制器开始工作，开始等待主机控制器发出通信同步信号。具体为：如图2中vcc_slave的电压约为+24v经过dc-dc降压电路电路可在vcc3v3_slave处得到+3.3v的电压给从机控制器供电使从机控制器开始工作并等待主机控制器发出同步信号。
71.步骤4：主机部分的主机控制器控制电压调制电路以及极性转换电路，在传输线路上输出通信同步信号。具体如图2主机控制器控制master_tx0引脚输出低电平(0v)使三极管q8、q3截止，二极管d9正向导通。此时tp16处的电压将为+12v，之后主机控制器控制相应
引脚(如图5中极性转换电路的驱动电路的dir_a和dir_b引脚)使得q4和q13截止，q12和q5导通，使传输线路上的a线电压为0v，b线电压为+12v。此刻主机控制器将自身定时器计数值清0。
72.步骤5：从机部分的差分电压解调电路对传输线路(总线)上的差分电压信号进行解调，输出给从机控制器，从机控制器判断其为通信同步信号后，修正从机控制器中的时钟信号，来达到与主机控制器的时钟信号同步的效果。之后主机控制器和从机控制器开始发收数据通信。具体为：如图2中的r23、r27、r35、r34、u3、c15、r30构成本步骤所述的差分电压解调电路，其工作的输入输出关系为
①
当a线电压大于b线电压时在slave_rx0端输出vcc3v3_slave(+3.3v)的电压。
②
当a线电压小于b线电压时在slave_rx0端输出gnd_slave(0v)的电压。以下分析本步骤电路工作流程：从机部分从机控制器对输入io口的slave_rx0的电压信号进行统计，判断到一个长时间的a线极性位+，b线极性为-转换成a线极性位-，b线极性为+状态，即判断到slave_rx0长时间处于+3.3v后转换为0v的下降沿后迅速也将自身定时器的计数值清0，这样就实现了主机控制器和从机控制器内部通信时钟同步的效果。
73.步骤6：主机部分的主机控制器根据所需要发送的一个bit位数据0或1，控制电压调制电路以及极性转换电路来改变传输线路上电压的极性。具体为：如图2主机控制器控制io口master_tx0引脚输出高电平(+3.3v)使三极管q8、q3导通，二极管d9反向截止。此时tp16处的电压将为+24v。
①
当主机控制器需要发送的一个bit位数据为1时，主机控制器控制相应引脚(如图5中极性转换电路的驱动电路的dir_a和dir_b引脚)使得使得q4和q13导通，q12和q5截止，使传输线路上的a线电压为+24v，b线电压为0v。
②
当主机控制器需要发送的一个bit位数据为0时，主机控制器控制相应引脚(如图5中极性转换电路的驱动电路的dir_a和dir_b引脚)使得q4和q13截止，q12和q5导通，使传输线路上的a线电压为0v，b线电压为+24v。此时传输线路上的a线和b线的电压信号传输相当于差分电压信号的传输，即a线和b线传输的电压信号互为倒向(极性相反)。
74.步骤7：传输线路上的电流流经从机部分的整流电路后，再经过二极管给电容充电，并给从机部分的dc-dc降压电路电路供电，降压电路输出给从机部分的从机控制器供电。具体如图2不论传输线路上的电压极性为a+(+24v)b-(0v)或a-(0v)b+(+24v)(即主机控制器发送的一个bit位数据1或0)，经过d10、d11、d17、d18构成的整流电路后，tp17点处的电压都将为+24v，经过二极管d8后给电容c12充电，同时给如图4中u2的lm2596-adj和一些阻容元件构成的降压电路输入+24v的电压，在vcc3v3_slave上输出+3.3v的电压，接至从机控制器的电源引脚使从机控制器得电。
75.这是本发明的解决第一个二总线技术问题，即在过去的二总线电路的功能框图(拓扑)中加入一个极性转换电路使得主机控制器部分发送数据“0”时仍能给从机部分供电来满足从机部分的供电需求量。同时由于采用极性转换电路，两根输电线路上传输的电压信号为差分电压信号为解决本发明提出的第二个二总线技术问题打下铺垫。
76.步骤8：从机部分的差分电压解调电路对传输线路(总线)上的电压极性极性进行解调，输出给从机控制器，从机控制器接收差分电压解调电路的输出，得到主机部分的主机控制器发送的一个bit位数据为0或1。具体如图2所示
①
当传输线路上的a线电压为+24v，b线电压为0v，经过同样大小的电阻比例分压，比较器u3a的同相输入端电压将大于反向输入端电压，在slave_rx0端输vcc3v3_slave(+3.3v)的电压，从机控制器的io口检测到该高电
平(+3.3v)的电压时，判断此时主机控制器发送的一个bit位数据为1。
①
当传输线路上的a线电压为0v，b线电压为+24v，经过同样大小的电阻比例分压，比较器u3a的同相输入端电压将小于反向输入端电压，在slave_rx0端输出gnd_slave(0v)的电压的电压，从机控制器的io口检测到该低电平(0v)的电压时，判断此时主机控制器发送的一个bit位数据为0。
77.这是本发明的解决第二个二总线技术问题，现有二总线电路抗干扰能力差的问题。倘若传输线路受到周围环境的emi的辐射干扰，这种干扰若同时到达传输线路上的a线和b线，将产生共模干扰，即在a线和b线上产生大小和方向相同的干扰信号，a线和b线上同时叠加上大小相等方向相同的电压信号，经过上述的从机部分差分电压解调电路，其采用一种差模比较的方式，具体为:该差分电压解调电路是对传输线路a线和b线上的差模信号进行比较当传输信号受到共模干扰时，这种差模比较其方式可以基本保证不会出现错误的解调输出到从机控制器，使接收到的数据bit位误码。所以本电路从机部分的差分电压解调电路抗干扰性强。
78.步骤9：主机部分的主机控制器控制电压调制电路以及极性转换电路，将传输线路上的电压差调整至+12v，之后等待从机控制器发送数据。具体如图2主机控制器控制master_tx0引脚输出低电平(0v)使三极管q8、q3截止，二极管d9正向导通。此时tp16处的电压将为+12v，之后主机控制器控制相应引脚使得q4和q13截止，q12和q5导通，使传输线路上的a线电压为0v，b线电压为+12v之后等待从机控制器发送数据。此时因为从机部分的二极管d8左侧电压为+12v右侧为+24v，二极管d8将会反向截止，二极管d8右侧电容c12上的存储着电荷，电压为+24v开始向dc-dc降压电路电路放电并供电，实现为从机控制器持续供电的效果。此时传输线路上的电流大小几乎等于从机部分电流调制电路的电流大小。
79.步骤10：从机部分的从机控制器根据所需要发送的bit位数据0或1，控制电流调制电路来改变此时传输线路上的电流。具体如图2中的r18、q7、q10、r21构成本步骤所述的电流调制电路，是由两个pnp三极管构成的限流电路，其功能如步骤2中所述，限流大小为(0.7/11)≈0.064a,具体作用为防止tp17处于+24v的情况下从机控制器错误的将salve_tx0引脚输出为高电平使q7管导通，电流流过r11而产生(24v/r21)≈2.18a的电流超过q7管的集电极最大允许电流将q7管损坏，所以该电流调制电路的设计进一步提高了整个电路工作的可靠性和安全性。以下分析本步骤电路工作流程：
①
当从机部分的从机控制器需要发送的数据bit位为1时，从机控制器控制slave_tx0引脚输出高电平(+3.3v)使三极管q7导通，进而使主机部分的直流电源总线+12v的电流经过传输线路，几乎全部流过(步骤2所述的最大0.054a的电流)r21电阻产生0.594v的压降，此时主机部分的电流解调电路将会有电流流过，即tp22处的电压忽略线路中二极管的压降约为0.594v，
②
当从机部分的从机控制器需要发送的数据bit位为0时，从机控制器控制slave_tx0引脚输出低电平(0v)使三极管q7截止，因为此时整流电路右侧不存在可以导通的回路所以整流电路截止，直流电源总线+12v也不存在电流回路，此时主机部分的电流解调电路将不会有电流流过，即tp22处的电压为+12v。
80.步骤11：主机部分的电流解调电路对输电线路(总线)上的电流大小进行解调后，输出给主机控制器，主机控制器接收电流解调电路的输出得到从机控制器发送的一个bit位数据为0或1。具体如图2中的r28、r32、r29、r33、u4a、r31、c16构成本步骤所述的电流解调电路。
①
如步骤10所述当tp22处的电压为0.594v时，经过r28和r32电阻的分压tp32处的电
压为0.122v，输入比较器u4a的反向输入端，由于比较器u4a的同相输入端的电压固定为vcc3v3_master经过r29和r33的电阻分压得到的2.077v，此时比较器的同向输入端电压将大于反向输入端电压，在比较器的master_rx0端输出vcc3v3_master(+3.3v)的电压，主机控制器的io口检测到该高电平(+3.3v)的电压时，判断此时从机控制器发送的一个bit位数据为1。
②
如步骤10所述当tp22处的电压为+12v时，经过r28和r32电阻的分压tp32处的电压为2.461v，输入比较器u4a的反向输入端，由于比较器u4a的同相输入端的电压固定为vcc3v3_master经过r29和r33的电阻分压得到的2.077v，此时比较器的同向输入端电压将小于反向输入端电压，在比较器的master_rx0端输出gnd(0v)的电压，主机控制器的io口检测到该低电平(0v)的电压时，判断此时从机控制器发送的一个bit位数据为0。
81.步骤6-步骤11为主机控制器发送一个bit位数据后主机控制器接收从机控制器发送的一个bit位数据，即完成主机控制器发收分别一个位bit数据。
82.步骤12：重复s6-s11完成主机控制器对一个从机分别发收n个bit位数据。具体为：重复以上步骤完成主机对一个从机进行n个bit位的数据发收通信。
83.步骤13：重复s6-s12完成主机控制器对m个地址的从机轮巡，实现主机与m个从机的双向通信。如图6所示为本实例的二总线通信系统的协议图。具体为：一个二总线系统包括一个主机和m个从机。主机通过轮巡的通信方式按顺序流程的时刻每隔一段固定的时间，依次与编号地址位0、1、2、3的从机进行数据发收通信，二总线系统中假设有m个从机，主机与每个从机间的通信都按照上述的步骤进行重复。
84.需要补充的是图2中mos管q4、q4、q12、q13的导通和截止不能直接使用主机控制器的io口控制，需要使用图5中的j6、j8由eg2104芯片构成的mos管驱动电路，作为中介进行控制。本实施例所用到该极性转换电路驱动电路输入输出逻辑真值表如下表1所示：
85.表1极性转换电路驱动电路输入输出逻辑真值表
[0086][0087]
综上所述，可列出通信时图2中主机部分和从机部分电路图中的主机控制器和从机控制器的每一个io口状态如下表2所示。
[0088]
表2通信时主机控制器和从机控制器的每一个io口状态
[0089][0090]
协议方面：
[0091]
协议采用主机轮巡m个从机的方式实现双向通信。其一个实施例步骤如图6的通信协议图：
[0092]
步骤1：主机控制器发送同步信号。具体为：主机控制器控制电压调制电路，让传输线路的电压长时间处于+24v后，通过控制电压调制电路使传输电路的电压降为+12v并改变传输线路的电压极性，由a+b-转换至a-b+。
[0093]
步骤2：从机控制器接收到同步信号后调整自身时钟与主机控制器同步。具体为：通过控制器定时器计数值的方式实现从机控制器的时钟与主机控制器的时钟同步。
[0094]
步骤3：主机控制器向从机控制器0发送一个bit位数据。具体为：主机控制器在定时器同步时钟的每个上升沿时刻，控制电压调制电路以及极性转换电路动作，实现主机控制器向从机部分发送数据。
[0095]
步骤4：从机控制器0接收主机控制器发送的一个bit位数据。具体为：从机控制器在定时器同步时钟的每第一个下降沿时刻，将传输线路上的差分电压信号通过差分电压解调电路解调后，输入给从机控制器io口，从机控制器判断输入io口的电平完成接收主机控制器发送的一个bit位数据。
[0096]
步骤5：从机控制器0向主机控制器发送一个bit位数据。具体为：从机控制器在定时器同步时钟的每个上升沿，控制电流调制电路动作实现从机控制器向主机部分发送数据。
[0097]
步骤6：主机控制器接收从机0控制器发送的一个bit位数据。具体为：主机控制器在定时器同步时钟的每第二个下降沿，读取电流解调电路的输出，实现主机控制器接收从机控制器发送的一个bit位数据。
[0098]
步骤7：重复s3-s6共n次实现主机控制器与从机0控制器分别发收n个bit位数据。
[0099]
步骤8：重复s3-s7实现实现主机控制器与m个从机控制器的一个轮巡周期的双向通信。
[0100]
通过本发明中通信协议的实施例配合上电路的实施例可实现在一个通信的轮巡周期中有一半的时间在给从机部分供电，并且该通信协议的能保证硬件电路中图1从机部
分的二极管d反向截止后依靠电容放电给dc-dc降压电路供电的时间减少，这样可以防止电容的容量较小时，因为电容放电时间过长，在下一个充电时间来临之前，电容就将存储的电量放尽，以至于从机控制器掉电的情况出现。
[0101]
此外，如图7所示为图6中同步信号发出之后图2中传输线路上vs1和vs2电压波形图，图中假设主机给从机0发送的5个bit位数据为10101，从机0给主机发送的5个bit位数据为11111。图中t0时刻500为主机给从机0发送的第1个bit位数据因为vs1的极性为正，vs2的极性负，从机控制器接收差分电压解调电路的输出得到主机部分的主机控制器发送的一个bit位数据1，那么假设在t3时刻530传输线路受到周围环境的emi的辐射干扰，这种干扰若同时到达传输线路上的vs1线和vs2线，将产生共模干扰，其大小相等极性相同，此时从机部分接收数据若采取传统的对总线电压的电阻分压的方案，将会出现误码，所以本发明针对该干扰设计了差分电压解调电路来接收数据。经过前文所述的该电路工作方式可以有效的剔除这种共模干扰对从机部分接收数据时的影响，降低了接收数据的误码率，提高了二总线通信的可靠性。
[0102]
如图8所示，本发明还提供了一种主机发送数据时可持续供电的二总线同步方法，所述方法应用于上述的主机发送数据时可持续供电的二总线同步电路，所述方法包括：
[0103]
步骤100：主机部分的主机控制模块输出调制电压和通信同步信号。
[0104]
步骤200：主机部分的极性转换电路根据所述调制电压输出差分信号的极性，并将所述调制电压、所述通信同步信号和所述差分信号的极性传输给从机部分的差分电压解调电路。
[0105]
步骤300：差分电压解调电路对所述差分信号的极性进行解调，得到传输数据，并将调制电压、所述通信同步信号和所述传输数据传输至从机部分的从机控制模块。
[0106]
步骤400：从机控制模块根据所述调制电压和所述通信同步信号确定二总线控制电流，并将所述二总线控制电流传输至所述主机控制模块中进行解调，得到同步数据。
[0107]
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0108]
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。
技术特征：1.一种主机发送数据时可持续供电的二总线同步电路，其特征在于，包括：主机部分和若干个从机部分；所述主机部分，至少包括：主机控制模块以及与所述主机控制模块连接的极性转换电路；所述主机控制模块用于：输出调制电压和通信同步信号；对所述从机部分输出的二总线控制电流进行解调，得到同步数据；所述极性转换电路用于：根据所述调制电压输出差分信号的极性，并将所述调制电压、所述通信同步信号和所述差分信号的极性传输给若干个所述从机部分；将所述二总线控制电流反馈给所述主机控制模块；所述从机部分，至少包括：从机控制模块以及与所述从机控制模块连接的差分电压解调电路；所述极性转换电路通过二总线传输线路分别与所述从机控制模块和所述差分电压解调电路连接；所述差分电压解调电路用于对所述差分信号的极性进行解调，得到传输数据；所述从机控制模块用于根据所述调制电压、所述通信同步信号和所述传输数据输出二总线控制电流。2.根据权利要求1所述的主机发送数据时可持续供电的二总线同步电路，其特征在于，所述主机控制模块包括：主机控制器，与所述极性转换电路连接，用于输出电压控制信号和通信同步信号，并将所述通信同步信号传输至所述极性转换电路；电压调制电路，分别与所述主机控制器和所述极性转换电路连接，用于根据所述电压控制信号输出调制电压，并将所述调制电压传输至所述极性转换电路；电流解调电路，与所述主机控制器连接，并通过所述电压调制电路与所述极性转换电路连接，用于对所述极性转换电路反馈的二总线控制电流进行解调，得到同步数据，并将所述同步数据传输至所述主机控制器；主机降压电路，与所述主机控制器连接，用于将电源电压降压至主机供电电压，以为所述主机控制器供电。3.根据权利要求1所述的主机发送数据时可持续供电的二总线同步电路，其特征在于，所述从机控制模块包括：供电模块，与所述极性转换电路连接，用于根据所述调制电压进行充电，并输出电源电压；从机控制器，与所述差分电压解调电路连接，用于根据所述调制电压、所述通信同步信号和所述传输数据输出电流控制信号；电流调制电路，与所述从机控制器连接，用于根据所述电流控制信号输出二总线控制电流；从机降压电路，分别与所述供电模块和所述从机控制器连接，用于将所述电源电压降压至从机供电电压，以为所述从机控制器供电。4.根据权利要求1所述的主机发送数据时可持续供电的二总线同步电路，其特征在于，
所述供电模块包括整流电路、二极管和电容；所述整流电路分别与所述差分电压解调电路、所述电流调制电路、所述二极管的正极、所述电容的一端、所述从机降压电路的输出端和所述电流调制电路连接；所述二极管的负极分别与所述电容的另一端和所述从机降压电路的输入端连接；所述整流电路用于将所述调制电压进行整流滤波，输出电源电压；所述二极管用于导通所述电源电压；所述电容用于利用所述电源电压进行充电。5.根据权利要求1所述的主机发送数据时可持续供电的二总线同步电路，其特征在于，所述调制电压包括+24v和+12v。6.一种主机发送数据时可持续供电的二总线同步方法，所述方法应用于权利要求1-5任一项所述的主机发送数据时可持续供电的二总线同步电路，其特征在于，所述方法包括：主机部分的主机控制模块输出调制电压和通信同步信号；主机部分的极性转换电路根据所述调制电压输出差分信号的极性，并将所述调制电压、所述通信同步信号和所述差分信号的极性传输给从机部分的差分电压解调电路；差分电压解调电路对所述差分信号的极性进行解调，得到传输数据，并将调制电压、所述通信同步信号和所述传输数据传输至从机部分的从机控制模块；从机控制模块根据所述调制电压和所述通信同步信号确定二总线控制电流，并将所述二总线控制电流传输至所述主机控制模块中进行解调，得到同步数据。
技术总结本发明公开了一种主机发送数据时可持续供电的二总线同步电路及方法，涉及二总线通信技术领域。所述电路包括：主机部分和若干个从机部分；所述主机部分，至少包括：主机控制模块以及与所述主机控制模块连接的极性转换电路；所述从机部分，至少包括：从机控制模块以及与所述从机控制模块连接的差分电压解调电路；所述极性转换电路通过二总线传输线路分别与所述从机控制模块和所述差分电压解调电路连接。本发明通过极性转换电路转换输出的差分信号的极性，能够在主机发送数据时持续给从机端供电，以及通过差分电压解调电路使二总线上的电压以一种差模比较的方式实现抗共模干扰，降低了从机控制器接收的误码率，提高通信抗干扰能力。力。力。
技术研发人员：舒亮 陈冲 邓祎健
受保护的技术使用者：温州大学乐清工业研究院
技术研发日：2022.07.25
技术公布日：2022/11/1
