本申请涉及半导体制造，特别涉及一种掩膜版及其形成方法。
背景技术：
1、集成电路制作过程中，为了保证半导体器件质量，不同膜层之间需要保证套刻（overlay）精度，因而需要设有对位标记（overlay mark）的掩膜版在半导体衬底上用一膜层形成对位图形以供后续膜层进行对位。随着半导体器件工艺要求越来越高，掩膜版上所布局图形的线宽越来越小，光刻过程中掩膜版在光刻胶上曝光出的孔越来越模糊，进而掩膜版上所设置对位标记形成的对位图形也越来越模糊，如55nm、40nm和28nm这些工艺平台。如何基于对位标记在半导体衬底上形成清晰的对位图形成为了亟需解决的问题。
技术实现思路
1、鉴于上述问题，本申请的目的在于提供一种掩膜版及其形成方法，以确保基于掩膜版上的对位标记能够在半导体衬底上形成清晰的对位图形。
2、根据本发明的第一方面，提供一种掩膜版，包括：
3、透明基板；
4、掩膜图形层，位于所述透明基板的表面，包括用于形成器件结构的芯片区和在所述芯片区之外设置的用于形成对位图形的标记区；
5、其中，所述标记区的遮光率根据所述标记区所布局图形的线宽确定，所述标记区所布局图形的线宽小于阈值的情况下所述标记区的遮光率大于0且小于1。
6、可选地，所述标记区所布局图形的线宽不小于所述阈值的情况下所述标记区的遮光率等于1。
7、可选地，所述标记区所布局图形的线宽小于所述阈值的情况下，所述掩膜图形层包括第一掩膜层且所述标记区通过所述第一掩膜层形成所布局图形；
8、所述标记区所布局图形的线宽不小于所述阈值的情况下，所述掩膜图形层包括第二掩膜层且所述标记区通过所述第二掩膜层形成所布局图形；
9、所述第一掩膜层的遮光率大于0且小于1，所述第二掩膜层的遮光率等于1。
10、可选地，所述芯片区所布局图形的线宽小于所述阈值，所述芯片区通过所述第一掩膜层形成所布局图形。
11、可选地，所述标记区通过位于其内的对位标记来形成对位图形，且所述标记区的边界与所述对位标记的边界皆不重合。
12、可选地，所述标记区的尺寸比所述对位标记的尺寸大2um-4um。
13、可选地，所述掩膜版包括多个所述芯片区。
14、可选地，所述掩膜版在相邻的所述芯片区之间存在切割道区，所述标记区位于所述切割道区中。
15、根据本发明的第二方面，提供一种掩膜版的形成方法，包括：
16、提供一透明基板；
17、在所述透明基板的表面形成掩膜图形层，所述掩膜图形层包括用于形成器件结构的芯片区和在所述芯片区之外设置的用于形成对位图形的标记区；
18、其中，所述标记区的遮光率根据所述标记区所布局图形的线宽确定，所述标记区所布局图形的线宽小于阈值的情况下所述标记区的遮光率大于0且小于1。
19、可选地，基于布局设计图在所述透明基板的表面形成掩膜图形层；
20、所述标记区通过位于其内的对位标记来形成对位图形；
21、所述布局设计图上通过辅助框占位而确定标记区，且所述辅助框的尺寸大于所述对位标记的尺寸。
22、本申请意想不到的技术效果是：
23、根据本申请实施例的掩膜版，包括透明基板和位于透明基板表面的掩膜图形层，掩膜图形层包括用于形成器件结构的芯片区和在芯片区之外设置的用于形成对位图形的标记区，其中，标记区的遮光率根据标记区所布局图形的线宽确定，且标记区所布局图形的线宽小于阈值的情况下标记区的遮光率大于0且小于1，这样标记区中较小线宽布局图形边缘发生的较强的衍射光能被标记区透过的光抵消掉，从而减小接近效应，提高标记区在光刻胶上曝光出的空间图像的对比度，因而能够基于标记区内的对位标记在半导体衬底上形成清晰的对位图形。
24、进一步地，根据本申请实施例的掩膜版，标记区所布局图形的线宽小于阈值的情况下，掩膜图形层包括第一掩膜层且标记区通过第一掩膜层形成所布局图形；标记区所布局图形的线宽不小于阈值的情况下，掩膜图形层包括第二掩膜层且标记区通过第二掩膜层形成所布局图形，其中，第一掩膜层的遮光率大于0且小于1，第二掩膜层的遮光率等于1，因而通过灵活改变掩膜图形层确保标记区所布局图形线宽减小的情况下基于标记区内的对位标记也能够在半导体的衬底上形成清晰的对位图形，并不需要针对所布局图形线宽较小的标记区另外利用第一掩膜层再制造掩膜版，从而有利于节约半导体器件制造过程中的掩膜版成本。
25、进一步地，根据本申请实施例的掩膜版包括多个芯片区，这样基于掩膜版执行的一个曝光单元内能够同时曝光出多个器件结构，从而能够节约曝光时间。
1.一种掩膜版，包括：
2.根据权利要求1所述的掩膜版，其中，所述标记区所布局图形的线宽不小于所述阈值的情况下所述标记区的遮光率等于1。
3.根据权利要求2所述的掩膜版，其中，
4.根据权利要求3所述的掩膜版，其中，所述芯片区所布局图形的线宽小于所述阈值，所述芯片区通过所述第一掩膜层形成所布局图形。
5.根据权利要求1所述的掩膜版，其中，所述标记区通过位于其内的对位标记来形成对位图形，且所述标记区的边界与所述对位标记的边界皆不重合。
6.根据权利要求5所述的掩膜版，其中，所述标记区的尺寸比所述对位标记的尺寸大2um-4um。
7.根据权利要求1所述的掩膜版，其中，所述掩膜版包括多个所述芯片区。
8.根据权利要求7所述的掩膜版，其中，所述掩膜版在相邻的所述芯片区之间存在切割道区，所述标记区位于所述切割道区中。
9.一种掩膜版的形成方法，包括：
10.根据权利要求9所述的掩膜版的形成方法，其中，
