本申请的实施例涉及半导体封装件及其形成方法和形成伪管芯的方法。
背景技术：
1、半导体器件用于各种电子应用中，作为实例，诸如个人计算机、手机、数码相机和其它电子设备。半导体器件通常通过在半导体衬底上方依次沉积绝缘层或介电层、导电层和半导体材料层，并且使用光刻图案化各个材料层以在其上形成电路组件和元件来制造。通常在单个半导体晶圆上制造数十或数百个集成电路，并且通过沿划线在集成电路之间锯切来分割晶圆上的独立管芯。例如，独立管芯通常单独封装在多芯片模块中或其它类型的封装中。
2、三维集成电路(3dic)是半导体封装中相对较新的发展，其中多个半导体管芯彼此堆叠，诸如层叠封装(pop)和封装中系统(sip)封装技术。3dic可以提供改进的集成密度和其它优势，作为实例，诸如更快的速度和更高的带宽，因为堆叠管芯之间的互连件的长度减小。
技术实现思路
1、本申请的一些实施例提供了一种半导体封装件，包括：第一管芯，具有第一接合膜；第二管芯，堆叠在所述第一管芯上方并且经由所述第一接合膜接合至所述第一管芯；以及伪管芯，堆叠在所述第一管芯上方并且经由所述第一接合膜接合至所述第一管芯，其中，所述伪管芯包括：衬底；调整层，形成在所述衬底上方，其中，所述调整层具有在30w/mk和100w/mk之间范围内的热导率；以及第二接合膜，形成在所述调整层上方，其中，所述第二接合膜接合至所述第一接合膜。
2、本申请的另一些实施例提供了一种形成半导体封装件的方法，包括：将第一管芯接合至第二管芯，其中，所述第一管芯包括第一接合膜，并且所述第二管芯接合至所述第一接合膜；以及将伪管芯接合至所述第一管芯，其中，所述伪管芯包括：衬底；调整层，形成在所述衬底上方，其中，所述调整层具有在30w/mk和100w/mk之间范围内的热导率；以及第二接合膜，形成在所述调整层上方，并且所述第一接合膜接合至所述第二接合膜。
3、本申请的又一些实施例提供了一种用于形成伪管芯的方法，包括：在半导体衬底的前侧上沉积调整层；在所述调整层上沉积接合膜；在所述接合膜上方形成切割图案；使用所述切割图案蚀刻穿过所述接合膜、所述调整层并且蚀刻至所述半导体衬底中以形成切割沟槽；在所述切割沟槽中和所述接合膜上沉积保护层；将载体晶圆附接至所述保护层；以及从背侧研磨所述半导体衬底以暴露所述切割沟槽中的所述保护层。
1.一种半导体封装件，包括：
2.根据权利要求1所述的半导体封装件，其中，所述调整层包括氮化硅或碳化硅。
3.根据权利要求2所述的半导体封装件，其中，所述调整层具有在3k埃至6k埃之间的厚度。
4.根据权利要求3所述的半导体封装件，其中，所述第二接合膜具有在100埃和1000埃之间的厚度。
5.根据权利要求2所述的半导体封装件，其中，所述第二接合膜包括氧化硅。
6.根据权利要求5所述的半导体封装件，还包括：粘合层，设置在所述衬底和所述调整层之间。
7.根据权利要求6所述的半导体封装件，其中，所述粘合层包括氧化硅。
8.根据权利要求1所述的半导体封装件，还包括：一个或多个伪导体，形成在所述第一接合膜中，其中，所述一个或多个伪导体与所述第二接合膜接触。
9.一种形成半导体封装件的方法，包括：
10.一种用于形成伪管芯的方法，包括：
