本发明涉及集成电路设计，具体是一种比较器延迟消除的张弛振荡器。
背景技术：
1、张弛振荡器有着电路结构简单，占用面积小，易于集成和功耗低的优点，因此被广泛的用于片上集成。传统张弛振荡器结构如图1所示，其主要是通过给电容c1和c2循环充放电实现电路的振荡，其振荡周期为其中vref为基准电压，ic为电容充电电流，td为比较器延迟时间。
2、随着通讯、物联网等领域的发展，对振荡器提出了更高精度的要求。目前传统张弛振荡器的输出精度在很大程度上受限于比较器的延迟，因为vref和ic可以通过数字修调等方法校正，而比较器延迟时间td会受工艺、温度等条件的影响，故只能通过增加功耗的方法让其达到可以忽略的的程度，但该做法不符合集成电路的低功耗发展趋势。为此学者们提出了诸多方法解决比较器延迟的问题，例如平均电压负反馈等方法，但是这些方法通常至少需要两个比较器，与之相比本发明只需要一个比较器，从而实现优化电路面积、降低比较器功耗的目的。
技术实现思路
1、本发明的目的在于提供一种比较器延迟消除的张弛振荡器，以解决上述背景技术中提出的问题。
2、为实现上述目的，本发明提供如下技术方案：一种比较器延迟消除的张弛振荡器，包括：
3、基准产生电路，对电源vdd分压产生基准电压；
4、电容充放电电路，通过与电源vdd连接的电阻进行充电，与公共地vss连接的开关进行放电；
5、峰值采样电路，与电容充放电电路连接，用以采集电容充电时的峰值电压；
6、动态基准电压产生电路，用于给比较器提供动态基准电压；
7、以及时钟产生电路，用于给电容充放电电路、峰值采样电路中的开关提供时钟驱动。
8、进一步的，所述基准产生电路包含串联的电阻ro1和ro2，对电源vdd分压产生基准电压vref；所述电容充放电电路包括充电电路、第一放电电路和第二放电电路。
9、进一步的，所述充电电路包括负温度系数电阻rpoly、正温度系数电阻rdif、开关sw1和sw3；所述第一放电电路包含开关sw2和可变电容co1，且co1放电由信号disc1控制；所述第二放电电路包含开关sw4和可变电容co2，且co2放电由信号disc2控制，所述电源vdd经过串联的rpoly和rdif给电容充电，电容电压大小为vcap，所述sw1和sw3分别用于确定给co1和co2充电。
10、进一步的，所述峰值采样电路包含开关sw5、sw6和电容co3，所述开关sw5的一端与第一放电电路相连，另一端与电容co3相连；所述开关sw6一端与第二放电电路相连，另一端与电容co3相连；所述峰值采样电路的采样时钟信号为s1和s2，采样输出电压为vpeak。
11、进一步的，所述动态基准电压产生电路包含放大器ota和电容co4，所述基准电压vref接入所述放大器ota的同向端，所述采样输出电压vpeak接入ota的反向端，所述放大器ota放大vref和vpeak的差值产生动态基准电压d_vpeak。
12、进一步的，所述时钟产生电路包含比较器comp、施密特触发器、反相器、d触发器构成的二分频电路和由反相器等门电路组合成的时序信号产生电路；
13、vcap接入comp的同向端，d_vpeak接入comp的反向端，通过comp比较vcap和d_vpeak产生时钟，经过施密特触发器、反相器、d触发器整形后产生clkin为时序信号产生电路提供驱动，并经过时序信号产生电路的逻辑运算产生clk、iclk、s1、s2、disc1和disc2信号。
14、进一步的，所述clk和iclk由clkin经过非交叠时钟产生，s1由clk与经过一段延迟后的clk即clk_del1进行相或产生；disc1由clk与经过两段延迟后的clk即clk_del2进行或非产生；s2由iclk与经过一段延迟后的iclk即iclk_del1进行相或产生；disc2由iclk与经过两段延迟后的iclk即iclk_del2进行或非产生。
15、与现有技术相比，本发明的有益效果是：
16、本发明将电容充电的峰值电压通过峰值采样电路采出，通过动态基准电压产生电路给比较器提供动态基准电压，利用负反馈机制将电容充电的峰值电压钳位为设置的基准电压，以消除比较器延迟对振荡器频率的影响，不需要增加功耗减少比较器的延迟时间，相较于目前消除比较器延迟的其他方法，该发明只需要一个比较器，从而实现优化电路面积，降低比较器功耗的目的。
1.一种比较器延迟消除的张弛振荡器，其特征在于，包括：
2.根据权利要求1所述的一种比较器延迟消除的张弛振荡器，其特征在于：所述基准产生电路包含串联的电阻ro1和ro2，对电源vdd分压产生基准电压vref；所述电容充放电电路包括充电电路、第一放电电路和第二放电电路。
3.根据权利要求2所述的一种比较器延迟消除的张弛振荡器，其特征在于：所述充电电路包括负温度系数电阻rpoly、正温度系数电阻rdif、开关sw1和sw3；所述第一放电电路包含开关sw2和可变电容co1，且co1放电由信号disc1控制；所述第二放电电路包含开关sw4和可变电容co2，且co2放电由信号disc2控制，所述电源vdd经过串联的rpoly和rdif给电容充电，电容电压大小为vcap，所述sw1和sw3分别用于给co1和co2确定充电。
4.根据权利要求3所述的一种比较器延迟消除的张弛振荡器，其特征在于：所述峰值采样电路包含开关sw5、sw6和电容co3，所述开关sw5的一端与第一放电电路相连，另一端与电容co3相连；所述开关sw6一端与第二放电电路相连，另一端与电容co3相连；所述峰值采样电路的采样时钟信号为s1和s2，采样输出电压为vpeak。
5.根据权利要求4所述的一种比较器延迟消除的张弛振荡器，其特征在于：所述动态基准电压产生电路包含放大器ota和电容co4，所述基准电压vref接入所述放大器ota的同向端，所述采样输出电压vpeak接入ota的反向端，所述放大器ota放大vref和vpeak的差值产生动态基准电压d_vpeak。
6.根据权利要求5所述的一种比较器延迟消除的张弛振荡器，其特征在于：所述时钟产生电路包含比较器comp、施密特触发器、反相器、d触发器构成的二分频电路和由反相器等门电路组合成的时序信号产生电路；
7.根据权利要求6所述的一种比较器延迟消除的张弛振荡器，其特征在于：所述clk和iclk由clkin经过非交叠时钟产生，s1由clk与经过一段延迟后的clk即clk_del1进行相或产生；disc1由clk与经过两段延迟后的clk即clk_del2进行或非产生；s2由iclk与经过一段延迟后的iclk即iclk_del1进行相或产生；disc2由iclk与经过两段延迟后的iclk即iclk_del2进行或非产生。
