一种基于UVM的寄存器访问管理系统及电子设备的制作方法

专利2026-03-01  5


本公开涉及计算机,尤其涉及一种基于uvm的寄存器访问管理系统及电子设备。


背景技术:

1、在标准的通用验证方法学(universal verification methodology,uvm)验证环境中,通常是使用寄存器模型(register model)管理寄存器访问。虽然uvm已经使用通用组件,帮助验证工程师实现寄存器的描述、访问命令的控制管理、命令格式类型的转换等功能,但是,仍然存在基于不同场景,会有不同形式且难以约束的事务(transaction)类组件存在的问题。


技术实现思路

1、有鉴于此,本公开提出了一种基于uvm的寄存器访问管理系统及电子设备的技术方案。

2、根据本公开的一方面,提供了一种基于uvm的寄存器访问管理系统,包括:通用管理组件,用于配置所述系统的系统参数,并根据对目标寄存器的目标操作命令,生成对应的通用事务,其中,所述通用事务是所述系统不同组件间进行传输的数据及信息;跟随器组件,用于获取并传递所述通用事务;驱动组件,用于根据所述通用事务,生成第一驱动信息,其中,所述第一驱动信息用于驱动目标总线访问所述目标寄存器的预定义地址;总线管理组件,用于根据所述系统参数,确定所述目标总线,以及根据所述第一驱动信息,连接并驱动所述目标总线;事务管理组件,用于在完成对所述目标寄存器的访问后,确定对应的响应结果;监视器组件,用于监控所述目标总线,收集所述第一驱动信息和所述响应结果,并确定所述第一驱动信息与所述响应结果的合并结果,其中,所述合并结果用于返回所述通用管理组件进行结果验证。

3、在一种可能的实现方式中,所述通用管理组件,包括:序列子组件和转换子组件;所述序列子组件,用于获取所述目标操作命令,将所述目标操作命令发送至所述转换子组件,并控制所述通用管理组件进入响应等待状态;所述转换子组件,用于将所述目标操作命令转换为所述通用事务,并将所述通用事务发送至所述序列子组件。

4、在一种可能的实现方式中,所述跟随器组件,用于获取来自所述序列子组件的所述通用事务,并将所述通用事务发送至所述驱动组件。

5、在一种可能的实现方式中,所述驱动组件包括:用户输入子组件;所述用户输入子组件,用于获取用户访问命令,其中,所述用户访问命令用于访问所述目标寄存器的未定义地址;所述驱动组件,用于根据所述用户访问命令,生成第二驱动信息,其中,所述第二驱动信息,用于驱动所述目标总线访问所述未定义地址;所述总线管理组件,用于根据所述第二驱动信息,连接并驱动所述目标总线。

6、在一种可能的实现方式中,所述总线管理组件,用于基于所述目标寄存器对应的芯片架构,配置所需的总线接口。

7、在一种可能的实现方式中,所述通用管理组件还包括:预测子组件;所述监视器组件,用于基于uvm事务级建模,将所述合并结果发送至所述预测子组件;所述预测子组件,用于根据所述合并结果,进行结果验证,并生成本次访问所述目标寄存器对应的响应信息。

8、在一种可能的实现方式中,所述跟随器组件,用于获取来自所述预测子组件的所述响应信息,并将所述响应信息发送至所述序列子组件;所述序列子组件,用于根据所述响应信息,控制所述通用管理组件结束所述响应等待状态。

9、在一种可能的实现方式中,所述驱动组件,还包括:同步广播子组件,用于基于所述uvm事务级建模,获取所述合并结果,并将所述合并结果广播发送至对应的验证环境。

10、根据本公开的一方面,提供了一种电子设备,包括:处理器;用于存储处理器可执行指令的存储器;其中,所述处理器被配置为调用所述存储器存储的指令,以运行上述系统。

11、根据本公开的一方面,提供了一种计算机可读存储介质,其上存储有计算机程序指令,所述计算机程序指令被处理器执行时运行上述系统。

12、根据本公开实施例的基于uvm的寄存器访问管理系统,利用通用管理组件,可以配置系统参数,从而可以实现对系统的调整,增加系统的通用性和复用性。通用管理组件可以根据对目标寄存器的目标操作命令,生成对应的通用事务,从而对寄存器的描述、访问命令的控制管理、命令等进行规范化和统一化。跟随器组件可以获取通用事务,并将通用事务传递至驱动组件。驱动组件可以根据通用事务,生成第一驱动信息;总线管理组件根据第一驱动信息,连接并驱动目标总线,能够减少验证工程师的重复工作。事务管理组件在完成对目标寄存器的访问后,确定对应的响应结果;监视器组件监控目标总线,收集第一驱动信息和响应结果,并确定第一驱动信息与响应结果的合并结果,合并结果可以用于返回通用管理组件进行结果验证,从而实现整个对目标寄存器的访问及结果验证过程,简化并规范寄存器访问的验证环境代码,降低因为重复编码引入错误的风险,减少验证工程师的学习成本。

13、应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,而非限制本公开。根据下面参考附图对示例性实施例的详细说明,本公开的其它特征及方面将变得清楚。



技术特征:

1.一种基于uvm的寄存器访问管理系统,其特征在于,包括:

2.根据权利要求1所述的系统,其特征在于,所述通用管理组件,包括:序列子组件和转换子组件;

3.根据权利要求2所述的系统,其特征在于,所述跟随器组件,用于获取来自所述序列子组件的所述通用事务,并将所述通用事务发送至所述驱动组件。

4.根据权利要求1至3中任意一项所述的系统,其特征在于,所述驱动组件包括:用户输入子组件;

5.根据权利要求1至3中任意一项所述的系统,其特征在于,所述总线管理组件,用于基于所述目标寄存器对应的芯片架构,配置所需的总线接口。

6.根据权利要求3所述的系统,其特征在于,所述通用管理组件还包括:预测子组件;

7.根据权利要求6所述的系统,其特征在于,

8.根据权利要求6的系统,其特征在于,所述驱动组件,还包括:

9.一种电子设备,其特征在于,包括:

10.一种计算机可读存储介质,其上存储有计算机程序指令,其特征在于,所述计算机程序指令被处理器执行时运行权利要求1至8中任意一项所述的系统。


技术总结
本公开涉及一种基于UVM的寄存器访问管理系统及电子设备,所述系统包括:通用管理组件用于配置系统的系统参数,并根据对目标寄存器的目标操作命令,生成对应的通用事务;跟随器组件,用于获取并传递通用事务;驱动组件用于根据通用事务,生成第一驱动信息;总线管理组件用于根据系统参数,确定目标总线,以及根据第一驱动信息,连接并驱动目标总线;事务管理组件用于在完成对目标寄存器的访问后,确定对应的响应结果;监视器组件用于监控目标总线,收集第一驱动信息和响应结果,并确定第一驱动信息与响应结果的合并结果。本公开实施例可以提高寄存器访问管理的通用性,简化验证环境的代码量,并减少验证工程师开发时的重复工作量。

技术研发人员:俞晓东
受保护的技术使用者:益思芯科技(上海)有限公司
技术研发日:
技术公布日:2024/11/11
转载请注明原文地址: https://tieba.8miu.com/read-20403.html

最新回复(0)