本发明属于信号采集，具体涉及一种用于信号采集的控制系统及方法。
背景技术：
1、随着科学技术的不断发展，人们对于高速信号的处理越来越复杂，不仅对数据的采集速度要求更快，而且对采集的数据质量要求也越来越高，因此对于高速信号的采集设备的研究也变得越来越重要。
2、随着工业快速发展，面对工业大量传感器的接入和越来越复杂的模拟信号，数据采集卡需要面对以下的挑战：(1)由于各个传感器的设计各不相同，导致传感器输出的数据带宽不同，采样速率没办法实现动态调整，导致采样后信号质量达不到要求。(2)高速信号采集涉及实时处理大量数据，由于采集多通道需要强大的处理能，嵌入式采集板卡没办法实现同步多路采样。(3)在工业环境中，温度的变化、电磁干扰以及其他因素会影响到采集信号的质量，上述因素会造成采集板卡所采集数据的精确性、可靠性降低。
3、针对上述问题，设计一种能够实现高精度、使用灵活以及采样速率高的信号采集卡成为了一项迫切需求。
技术实现思路
1、(一)要解决的技术问题
2、为解决现有信号采集系统对于高速信号采集存在的一些问题：(1)采样速率无法实现动态调整，影响采集到的信号质量；(2)高速信号采集数据传输量较大，多路同步采集受影响；(3)数据采集系统所处环境不同，采集信号质量不能得到保障，本发明提供一种用于信号采集的控制系统及方法，以提高数据采集和传输的效率。
3、(二)技术方案
4、为了解决上述技术问题，本发明提供了一种用于信号采集的控制系统的设计方法，所述控制系统采用zynq架构进行设计，其中arm端负责实现dma数据采集的流程控制以及对底层参数模式和参数的配置功能，fpga端负责底层数据采集和处理工作，两端之间通过axis总线时序以直接内存访问的方式进行数据搬移；所述控制系统包括ad信号采集模块、时钟动态切换模块、采集参数配置模块和dma数据传输模块，ad信号采集模块和时钟动态切换模块位于fpga端，采集参数配置模块和dma数据传输模块位于arm端；
5、所述ad信号采集模块用于实现ad接口控制功能和数据转换功能；所述ad接口控制功能的作用是实现fpga端向控制系统外部的adc芯片提供外部信号采集所需的时钟信号和驱动逻辑；所述时钟信号来自所述时钟动态切换模块，该时钟信号的频率与底层信号采集的频率强相关；所述驱动逻辑为fpga端根据adc芯片的启动和工作需求生成相应的时序信号，进而控制adc芯片按照预设的方式对外部信号进行采集任务；所述数据转换功能的作用是根据adc芯片采集输入到fpga端的时钟信号和有效数据信号，按照对应的解析方式将有效数据根据时钟信号的上升沿恢复出来，并且将无规律、分散的数据进行数据拼接、大小端转换和缓存处理，输入到fifo中；
6、所述时钟动态切换模块用于根据上层arm端实现动态调整ad信号采集模块的采样速率；该时钟动态切换模块允许控制系统根据不同的操作条件和需求，选择使用fpga内部自生成的时钟信号或外部输入的时钟信号作为adc芯片的采样时钟；同时，该时钟动态切换模块能够根据所述fpga内部自生成的时钟信号或外部输入的时钟信号进行分频或倍频，以生成所需指定频率的时钟；fpga内部自生成的时钟信号是时钟动态切换模块根据外部时钟进行分频倍频生成的其他频率的时钟信号；
7、所述采集参数配置模块用于实现arm端通过axi总线向fpga端的ad信号采集模块下发采集配置参数；所述采集参数配置模块通过axi lite型总线接收控制指令，并将控制指令下发到ad信号采集模块，其中采集配置参数包括adc芯片的使能、采样长度、采样重复次数、dma长度，ad信号采集模块按照所配置的参数信息完成相应配置方式下的采集任务；
8、所述dma数据传输模块用于实现fpga端通过dma的传输方式将ad信号采集模块采集得到的数据搬移到ddr内存中，arm端从ddr内存的地址中直接将数据取出，进而实现数据的传输。
9、优选地，所述dma的传输方式是两端之间直接通过内存来交互的。
10、优选地，fpga端和arm端的dma数据传输通过axis总线进行，arm端的dma数据传输模块通过设置dma的长度和使能来控制dma的整体传输过程；dma的ip核接口设计如下：
11、(1)m_axi_mm2s：此接口负责dma的读取操作，允许dma从ddr内存中读取数据；
12、(2)m_axi_s2mm：此接口管理dma的写入操作，即将数据写回ddr内存；
13、(3)m_axis_mm2s:此接口用于dma将数据从ddr内存的映射单元读出后发送至dma数据传输模块的axi4-stream data fifo；
14、(4)s_axis_s2mm：通过这个接口，dma能够从axi4-stream datafifo读入数据，并将其写入ddr内存的映射单元；
15、(5)mm2s_introut：当dma完成从ddr内存的映射单元中读数据并发送到axi4-stream data fifo的任务时，通过中断信号通知处理器或控制逻辑；
16、(6)s2mm_introut：当dma从axi4-stream data fifo读入数据，并成功将数据写入ddr内存的映射单元时，产生一个完成中断信号，以便于系统响应数据传输完成事件；
17、(7)axi_lite：这是一个轻量级的axi接口，用于进行dma的初始化、配置和控制操作。
18、优选地，dma数据传输模块对于dma的控制传输流程为：(1)系统整体上电后，首先进行dma的初始化工作，禁用dma接收和发送方向的中断，进而通过轮询的方式来实现dma数据传输；(2)dma数据传输模块设置adc的使能配置，完成adc的初始化工作；(3)在每次进行dma传输之前，dma数据传输模块对本次数据传输长度进行计算，并根据每次最大dma传输长度计算出dma传输的次数和余数；(4)将dma的传输长度写入axidma通道的控制寄存器中，并调用xaxidma_simpletransfer函数配置dma硬件，以从ad转换器读取数据到指定的内存地址；(5)dma启动之后，dma数据传输模块进入轮询状态，持续检测各通道的dma传输是否完成，当有任意通道的dma传输完成，系统将通过xil_dcacheinvalidaterange函数刷新缓存；(6)收到数据后，dma数据传输模块将更新接收缓冲区指针rxbufferptrx_r，使其指向下一个数据块的开始位置，并更新通道的传输计数chnx_cnt，以记录已完成的传输次数。
19、优选地，某通道的传输计数等于总的dma计数且余数dmatail不为0，那么该通道的传输长度将设为dmatail指定的单次传输长度；反之，则dma的传输长度为max_pkt_len所指示的剩余传输长度。
20、优选地，所述时钟动态切换模块设计了一种时钟切换机制，通过在下降沿触发器前引入与门并建立交叉反馈结构，并且加入上升沿触发器来实现，形成了一种时钟转换电路，这种设计使得在激活一个时钟信号之前，另一个时钟信号已经被完全关闭，从而消除了任何潜在的输出毛刺。
21、本发明还提供了一种基于所述方法设计得到的控制系统。
22、本发明还提供了一种所述控制系统实现的控制方法。
23、本发明还提供了一种所述控制系统在信号采集技术领域中的应用。
24、本发明还提供了一种所述控制方法在信号采集技术领域中的应用。
25、(三)有益效果
26、本发明为解决现有信号采集系统对于高速信号采集存在的一些问题，提供了一种基于信号采集的控制系统及方法，包括ad信号采集模块、时钟动态切换模块、采集参数配置模块和dma数据传输模块。所述控制系统采用zynq架构进行设计，arm端负责dma数据采集的流程控制以及对底层参数模式和参数的配置功能；fpga端负责底层数据采集和处理等工作。两端之间通过高速axis总线时序以直接内存访问的方式进行数据搬移，极大程度地提高了数据采集的传输效率，减小了cpu的开销。
27、与现有技术相比，本发明采用一种新型的zynq架构，将数据采集部分(包括ad信号采集模块、时钟动态切换模块)和数据接收部分(包括采集参数配置模块和dma数据传输模块)集成到了单个控制器中。同时，该方法能够实现采样速率动态调整，能够保证对各种频率的输入信号的采集质量；数据采集后通过axis总线以dma的传输方式进行数据搬移，具有较高的数据带宽，可以满足多路通道并行同时采集；能够实现各类采样模式和参数的配置，实现更加灵活的采集方式。
1.一种用于信号采集的控制系统的设计方法，其特征在于，所述控制系统采用zynq架构进行设计，其中arm端负责实现dma数据采集的流程控制以及对底层参数模式和参数的配置功能，fpga端负责底层数据采集和处理工作，两端之间通过axis总线时序以直接内存访问的方式进行数据搬移；所述控制系统包括ad信号采集模块、时钟动态切换模块、采集参数配置模块和dma数据传输模块，ad信号采集模块和时钟动态切换模块位于fpga端，采集参数配置模块和dma数据传输模块位于arm端；
2.如权利要求1所述的设计方法，其特征在于，所述dma的传输方式是两端之间直接通过内存来交互的。
3.如权利要求1所述的设计方法，其特征在于，fpga端和arm端的dma数据传输通过axis总线进行，arm端的dma数据传输模块通过设置dma的长度和使能来控制dma的整体传输过程；dma的ip核接口设计如下：
4.如权利要求1所述的设计方法，其特征在于，dma数据传输模块对于dma的控制传输流程为：(1)系统整体上电后，首先进行dma的初始化工作，禁用dma接收和发送方向的中断，进而通过轮询的方式来实现dma数据传输；(2)dma数据传输模块设置adc的使能配置，完成adc的初始化工作；(3)在每次进行dma传输之前，dma数据传输模块对本次数据传输长度进行计算，并根据每次最大dma传输长度计算出dma传输的次数和余数；(4)将dma的传输长度写入axidma通道的控制寄存器中，并调用xaxidma_simpletransfer函数配置dma硬件，以从ad转换器读取数据到指定的内存地址；(5)dma启动之后，dma数据传输模块进入轮询状态，持续检测各通道的dma传输是否完成，当有任意通道的dma传输完成，系统将通过xil_dcacheinvalidaterange函数刷新缓存；(6)收到数据后，dma数据传输模块将更新接收缓冲区指针rxbufferptrx_r，使其指向下一个数据块的开始位置，并更新通道的传输计数chnx_cnt，以记录已完成的传输次数。
5.如权利要求4所述的设计方法，其特征在于，某通道的传输计数等于总的dma计数且余数dmatail不为0，那么该通道的传输长度将设为dmatail指定的单次传输长度；反之，则dma的传输长度为max_pkt_len所指示的剩余传输长度。
6.如权利要求1所述的设计方法，其特征在于，所述时钟动态切换模块设计了一种时钟切换机制，通过在下降沿触发器前引入与门并建立交叉反馈结构，并且加入上升沿触发器来实现，形成了一种时钟转换电路，这种设计使得在激活一个时钟信号之前，另一个时钟信号已经被完全关闭，从而消除了任何潜在的输出毛刺。
7.一种基于如权利要求1至6中任一项所述方法设计得到的控制系统。
8.一种如权利要求7所述控制系统实现的控制方法。
9.一种如权利要求7所述控制系统在信号采集技术领域中的应用。
10.一种如权利要求8所述控制方法在信号采集技术领域中的应用。
