本发明涉及集成电路领域，具体涉及一种驱动电路和电子设备。
背景技术：
1、在部分需要输出大电流的驱动电路中，可以将基准电流放大若干倍，并将放大后的电流作为输出电流输出给负载，以通过放大后的电流对负载进行驱动。
2、以基于驱动电路为电子设备充电为例，驱动电路需要将基准电流放大若干倍，以基于放大后的输出电流为电子设备充电。在这个过程中，若驱动电路无法准确对基准电流的进行放大，将导致输出到负载的电流值不准确，导致电子设备的充电效率变低。并且，如果驱动电路的输出电流较大，还可能导致负载损坏。因此，如何确保驱动电路的输出电流的准确性，是亟需解决的问题。
技术实现思路
1、本技术提供了一种驱动电路和电子设备。该驱动电路可以实现对输出电流的精准放大。
2、第一方面，本技术提供了一种驱动电路，包括：第一晶体管、第二晶体管、第三晶体管、第一电流源、第二电流源、第一电阻单元、第二电阻单元、第一放大单元及第一阻性单元；其中，第一晶体管的输入端连接于第二晶体管的输入端以及第一电压，第一晶体管的控制端连接于第一电阻单元的一端以及第二电压，第一晶体管的输出端连接于第三晶体管的输入端以及第一放大单元的第一输入端；第二晶体管的控制端连接于第一电阻单元的另一端以及第一电流源的电流流入端，第二晶体管的输出端连接于第二电阻单元的一端，并且，第二晶体管的输出端用于输出驱动信号；第三晶体管的控制端连接于第一放大单元的输出端，第三晶体管的输出端连接于第一阻性单元的一端；第一放大单元的第二输入端连接于第二电阻单元的另一端以及第二电流源的电流流出端；第一阻性单元的另一端接地；第一电流源的电流流出端连接于第三电压；第二电流源的电流流入端连接于第四电压。
3、在上述第一方面的一种可能的实现中，第一电流源的电流值i1、第二电流源的电流值i2、第一电阻单元的电阻值r1、第二电阻单元的电阻值r2满足以下关系：i1r1＝i2r2。
4、在此，本技术提供的驱动电路，可以准确放大第二晶体管的输出端输出的电流，并不会受到第二晶体管的输出端输出的电压的具体取值的影响。第二晶体管的输出端输出的电流可以是下文中的输出电流。第二晶体管的输出端输出的电压可以是下文中的输出电压。
5、因此，本技术实施例提供的驱动电路能够实现对输出电流的精准放大，避免因放大比例不准确导致的烧毁元件和/或电子设备的问题。
6、在上述第一方面的一种可能的实现中，对应于第一晶体管及第二晶体管为n型金属氧化物半导体管，第一晶体管的输入端及第二晶体管的输入端为漏极，第一晶体管的输出端及第二晶体管的输出端为源极，第一晶体管的控制端及第二晶体管的控制端为栅极；对应于第一晶体管及第二晶体管为npn三极管，第一晶体管的输入端及第二晶体管的输入端为集电极，第一晶体管的输出端及第二晶体管的输出端为发射极，第一晶体管的控制端及第二晶体管的控制端为基极。
7、在此，该实现提供了第一晶体管及第二晶体管可能的具体类型及其对应的连接关系。
8、在上述第一方面的一种可能的实现中，对应于第三晶体管为n型金属氧化物半导体管，第三晶体管的输入端为漏极，第三晶体管的输出端为源极，第三晶体管的控制端为栅极，并且，第一放大单元的第一输入端为正极，第一放大单元的第二输入端为负极；对应于第三晶体管为npn三级管，第三晶体管的输入端为集电极，第三晶体管的输出端为发射极，第三晶体管的控制端为基极，并且，第一放大单元的第一输入端为正极，第一放大单元的第二输入端为负极；对应于第三晶体管为p型金属氧化物半导体管，第三晶体管的输入端为源极，第三晶体管的输出端为漏极，第三晶体管的控制端为栅极，并且，第一放大单元的第一输入端为负极，第一放大单元的第二输入端为正极；对应于第三晶体管为pnp三级管，第三晶体管的输入端为发射极，第三晶体管的输出端为集电极，第三晶体管的控制端为基极，并且，第一放大单元的第一输入端为负极，第一放大单元的第二输入端为正极。
9、在此，该实现提供了第三晶体管可能的具体类型及其对应的连接关系。
10、在上述第一方面的一种可能的实现中，第一电流源和第二电流源在第二晶体管的输出端输出的第五电压小于等于第六电压的情况下同时工作，在第二晶体管的输出端输出的第五电压大于第六电压情况下同时不工作；或者，第一电流源和第二电流源在第二晶体管的输出端输出的第一电流小于等于第二电流的情况下同时工作，在第二晶体管的输出端输出的第一电流大于第二电流情况下同时不工作。
11、在此，第一电流源和第二电流源可以是可控电流源。该实现提供了如何控制第一电流源是否为第一电阻单元提供电流，以及，如何控制第二电流源是否为第二电阻单元提供电流的具体方式。以使得本技术提供的驱动电路可以根据第二晶体管的输出端输出的电流或者电压的具体取值改变电路结构，使得在实际应用中，无论第二晶体管的输出端输出的电流或者电压取值如何，本技术提供的驱动电路均能实现对输出电流的准确放大。
12、在上述第一方面的一种可能的实现中，驱动电路还包括第一开关和第二开关；并且，第二晶体管的控制端连接于第一电阻单元的另一端以及第一电流源的电流流入端，包括：第二晶体管的控制端连接于第一电阻单元的另一端以及第一开关的一端，第一开关的另一端连接于第一电流源的电流流入端；第一放大单元的第二输入端连接于第二电阻单元的另一端以及第二电流源的电流流出端，包括：第二电流源的电流输出端连接于第二开关的一端，第二开关的另一端连接于第一放大单元的第二输入端以及第二电阻单元的另一端。
13、在此，该实现提供了一种控制第一电流源和第二电流源的具体方式及其连接关系。
14、在上述第一方面的一种可能的实现中，驱动电路还包括第一开关和第二开关；并且，第二晶体管的控制端连接于第一电阻单元的另一端以及第一电流源的电流流入端，包括：第二晶体管的控制端连接于第一电阻单元的另一端以及第一开关的一端，第一开关的另一端连接于第一电流源的电流流入端；第二电流源的电流流入端连接于第四电压，包括：第二电流源的电流流入端连接于第二开关的一端，第二开关的另一端连接于第四电压。
15、在此，该实现提供了另一种控制第一电流源和第二电流源的具体方式及其连接关系。
16、在上述第一方面的一种可能的实现中，驱动电路还包括第一开关和第二开关；并且，第一电流源的电流流出端连接于第三电压，包括：第一电流源的电流流出端连接于第一开关的一端，第一开关的另一端连接于第三电压；第二电流源的电流流入端连接于第四电压，包括：第二电流源的电流流入端连接于第二开关的一端，第二开关的另一端连接于第四电压。
17、在此，该实现提供了再一种控制第一电流源和第二电流源的具体方式及其连接关系。
18、在上述第一方面的一种可能的实现中，驱动电路还包括第一开关和第二开关；并且，第一电流源的电流流出端连接于第三电压，包括：第一电流源的电流流出端连接于第一开关的一端，第一开关的另一端连接于第三电压；第一放大单元的第二输入端连接于第二电阻单元的另一端以及第二电流源的电流流出端，包括：第二电流源的电流输出端连接于第二开关的一端，第二开关的另一端连接于第一放大单元的第二输入端以及第二电阻单元的另一端。
19、在此，该实现提供了再一种控制第一电流源和第二电流源的具体方式及其连接关系。
20、在上述第一方面的一种可能的实现中，第一开关包括第四晶体管，其中，第一开关的一端包括第四晶体管的输入端，第一开关的另一端包括第四晶体管的输出端；第二开关包括第五晶体管，其中，第二开关的一端包括第五晶体管的输入端，第二开关的另一端包括第五晶体管的输出端。
21、在此，该实现提供了一种控制第一开关及第二开关同时开合的具体方案及其对应的连接关系。
22、在上述第一方面的一种可能的实现中，驱动电路还包括电压比较器，其中，电压比较器的第一输入端连接于第六电压，电压比较器的第二输入端连接于第二晶体管的输出端，电压比较器的输出端连接于第四晶体管的控制端以及第五晶体管的控制端。
23、在上述第一方面的一种可能的实现中，第一阻性单元包括第三电阻单元，并且，第一阻性单元的一端连接于第三电阻单元的一端；第一阻性单元的另一端连接于第三电阻单元的另一端；其中，第六电压v0满足v0＝i0r0+v1，其中，i0为流经第三电阻单元的最大电流值，r0为第三电阻单元的电阻值，v1为第三晶体管的输入端及输出端之间的电压值。
24、在此，该实现提供了一种根据第二晶体管的输出端输出的电压值控制第一开关及第二开关同时开合的具体方案。
25、在上述第一方面的一种可能的实现中，第一阻性单元包括第六晶体管以及第七晶体管，其中，第六晶体管的输入端连接于第一阻性单元的一端、第六晶体管的控制端以及第七晶体管的控制端，第六晶体管的输出端连接于第一阻性单元的另一端；其中，第七晶体管的输入端连接于第三电流，第七晶体管的输出端连接于第一阻性单元的另一端。
26、在上述第一方面的一种可能的实现中，驱动电路还包括电流比较器，其中，电流比较器的第一输入端连接于第二电流，电流比较器的第二输入端连接于第二晶体管的输出端，电流比较器的输出端连接于第四晶体管的控制端以及第五晶体管的控制端；其中，第二电流i0为流经第六晶体管和/或第七晶体管的最大电流值。
27、在此，该实现提供了一种根据第二晶体管的输出端输出的电流值控制第一开关及第二开关同时开合的具体方案。
28、在上述第一方面的一种可能的实现中，对应于第四晶体管及第五晶体管为n型金属氧化物半导体管，第四晶体管的输入端及第五晶体管的输入端为漏极，第四晶体管的输出端及第五晶体管的输出端为源极，第四晶体管的控制端及第五晶体管的控制端为栅极；对应于第四晶体管及第五晶体管为npn三级管，第四晶体管的输入端及第五晶体管的输入端为集电极，第四晶体管的输出端及第五晶体管的输出端为发射极，第四晶体管的控制端及第五晶体管的控制端为基极。
29、在此，该实现提供了第四晶体管及第五晶体管的具体类型及其对应的连接关系。
30、第二方面，本技术提供了一种电子设备，包括上述第一方面以及上述第一方面的各种可能实现中的驱动电路。
1.一种驱动电路，其特征在于，所述驱动电路包括：
2.根据权利要求1所述的驱动电路，其特征在于，对应于所述第一晶体管及所述第二晶体管为n型金属氧化物半导体管，所述第一晶体管的输入端及所述第二晶体管的输入端为漏极，所述第一晶体管的输出端及所述第二晶体管的输出端为源极，所述第一晶体管的控制端及所述第二晶体管的控制端为栅极；
3.根据权利要求1所述的驱动电路，其特征在于，对应于所述第三晶体管为n型金属氧化物半导体管，所述第三晶体管的输入端为漏极，所述第三晶体管的输出端为源极，所述第三晶体管的控制端为栅极，并且，所述第一放大单元的第一输入端为正极，所述第一放大单元的第二输入端为负极；
4.根据权利要求1所述的驱动电路，其特征在于，所述第一电流源和所述第二电流源在所述第二晶体管的输出端输出的第五电压小于等于第六电压的情况下同时工作，在所述第二晶体管的输出端输出的所述第五电压大于所述第六电压情况下同时不工作；或者，
5.根据权利要求4所述的驱动电路，其特征在于，所述驱动电路还包括第一开关和第二开关；并且，
6.根据权利要求4所述的驱动电路，其特征在于，所述驱动电路还包括第一开关和第二开关；并且，
7.根据权利要求4所述的驱动电路，其特征在于，所述驱动电路还包括第一开关和第二开关；并且，
8.根据权利要求4所述的驱动电路，其特征在于，所述驱动电路还包括第一开关和第二开关；并且，
9.根据权利要求5至8中任一项所述的驱动电路，其特征在于，所述第一开关包括第四晶体管，其中，所述第一开关的一端包括所述第四晶体管的输入端，所述第一开关的另一端包括所述第四晶体管的输出端；
10.根据权利要求9所述的驱动电路，其特征在于，所述驱动电路还包括电压比较器，
11.根据权利要求10所述的驱动电路，其特征在于，所述第一阻性单元包括第三电阻单元，并且，
12.根据权利要求9所述的驱动电路，其特征在于，所述第一阻性单元包括第六晶体管以及第七晶体管，
13.根据权利要求12所述的驱动电路，其特征在于，所述驱动电路还包括电流比较器，其中，所述电流比较器的第一输入端连接于所述第二电流，所述电流比较器的第二输入端连接于所述第二晶体管的输出端，所述电流比较器的输出端连接于所述第四晶体管的控制端以及所述第五晶体管的控制端；
14.根据权利要求13所述的驱动电路，其特征在于，对应于所述第四晶体管及所述第五晶体管为n型金属氧化物半导体管，所述第四晶体管的输入端及所述第五晶体管的输入端为漏极，所述第四晶体管的输出端及所述第五晶体管的输出端为源极，所述第四晶体管的控制端及所述第五晶体管的控制端为栅极；
15.根据权利要求1至14中任一项所述的驱动电路，其特征在于，所述第一电流源的电流值i1、所述第二电流源的电流值i2、所述第一电阻单元的电阻值r1、所述第二电阻单元的电阻值r2满足以下关系：
16.一种电子设备，其特征在于，包括权利要求1至15中任一项所述的驱动电路。
