本公开实施例涉及半导体，尤其涉及一种半导体结构、半导体装置以及半导体结构的制备方法。
背景技术：
1、直接键合(direct bonding)是一种微电子制造技术，它指的是两个半导体晶片或其他平面材料在没有中介物质的情况下，通过直接接触和原子间力的相互作用实现紧密连接。混合键合(hybrid bonding)是半导体集成技术中的一种，它结合了直接键合和金属互连的特点。在混合键合中，部分区域使用直接键合，通过原子间的相互作用形成强连接，而在其他特定区域，通过金属接触或金属对金属的键合来实现电气连接。直接键合技术和混合键合技术这种技术通常用于芯片堆叠、3d集成电路、微电子机械系统(mems)和其他微纳米系统中，具有广阔的应用前景。
2、键合的界面通常同时包括金属材料和介电材料，键合的过程还伴随高温热处理，由于金属和介电材料之间的热膨胀失配，会导致在键合界面中产生应力，例如，金属受热后膨胀，产生对介电材料的剥离应力，从而存在键合界面失效的风险，影响产品良率。
技术实现思路
1、本公开实施例提供具有更高良率的半导体结构。
2、本公开内容的技术精神所要解决的问题不限于以上提及的问题，并且本领域技术人员从以下描述将清楚地理解未提及的其它问题。
3、根据本公开内容的一示例实施方式提供的一种半导体结构，包括：衬底；覆盖衬底的介质层；设置在介质层中的第一连接垫，第一连接垫延伸至介质层表面下方第一深度；设置在第一连接垫与介质层之间的连接部，连接部具有第一子连接部和第二子连接部，第一子连接部具有高于第一连接垫的表面，第二子连接部具有低于第一连接垫的表面，第一子连接部延伸至介质层表面下方第二深度，第二子连接部延伸至介质层表面下方第三深度，第二深度不小于第一深度，第三深度小于第二深度。
4、根据本公开内容的一示例实施方式提供的一种半导体装置，包括：通过直接键合工艺形成的互连部，互连部包括相互连接的第一接合垫和第二接合垫，第一接合垫包括第一连接垫和与第一连接垫邻接的连接部，第二接合垫包含主体连接部和与主体连接部邻接的侧壁连接部，第一连接垫与主体连接部键合，连接部与侧壁连接部连接，连接部与侧壁连接部之间具有间隙。
5、根据本公开内容的一示例实施方式提供的一种半导体结构的制备方法，包括：提供衬底，在衬底上形成覆盖衬底的介质层；图形化介质层，在介质层中延伸形成多个间隔排布的第一沟槽；依次在第一沟槽的侧壁形成第一初始子连接部和第二初始子连接部，在第一间隙中形成第二沟槽，第一初始子连接部以及第二初始子连接部还形成在介质层的表面；在第二沟槽中形成第一初始连接垫，第一初始连接垫还形成在介质层的表面；去除介质层表面的第一初始连接垫、第一初始子连接部以及第二初始子连接部，形成填充第一间隙侧壁的第一子连接部和第二子连接部以及填充第二沟槽的第一连接垫；其中，采用表面平坦化工艺去除介质层表面的第一初始连接垫、第一初始子连接部以及第二初始子连接部，表面平坦化工艺对第二初始子连接部的研磨速率大于第一初始连接垫以及第一初始子连接部的研磨速率。
6、本公开实施例提供的半导体结构，通过在第一连接垫与介质层之间设置连接部，减少第一连接垫的键合面积，避免更大表面积的第一连接垫在热处理过程中对键合的介质层产生更大的剥离应力。
1.一种半导体结构，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述连接部还包括邻近所述介质层设置的第三子连接部，所述第一子连接部位于所述第二子连接部与所述第三子连接部之间，所述第三子连接部的表面低于所述介质层的表面，所述第三子连接部延伸至所述介质层表面下方第四深度，所述第四深度不小于所述第三深度。
3.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括互连结构，所述介质层覆盖所述互连结构的表面，所述第一连接垫连接所述互连结构，所述第一连接垫的第一深度包括在所述介质层中延伸的第一子深度和在所述互连结构中延伸的第二子深度，所述第一子深度大于所述第二子深度。
4.根据权利要求1所述的半导体结构，其特征在于，所述第一子连接部具有高于所述介质层的表面，所述第一连接垫具有低于所述介质层的表面，所述第二子连接部位于所述第一子连接部与所述第一连接垫之间，所述第二子连接部的宽度大于所述第一子连接部的宽度。
5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括第二连接垫，所述介质层包括第一介质层、第二介质层和第三介质层，所述第一介质层位于所述第二介质层上，所述第二介质层位于所述第三介质层上，所述第一连接垫延伸穿过所述第一介质层、所述第二介质层以及所述第三介质层，所述第二连接垫延伸穿过所述第一介质层和所述第二介质层，所述第一介质层、所述第二介质层以及所述第三介质层包含不同的介质材料。
6.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括第二连接垫，所述介质层包括第一介质层、第二介质层、第三介质层和第四介质层，所述第一介质层位于所述第二介质层上，部分所述第二介质层位于所述第三介质层上，部分所述第二介质层位于所述第四介质层上，所述第一连接垫延伸穿过所述第一介质层、所述第二介质层以及所述第四介质层，所述第二连接垫延伸穿过所述第一介质层和所述第二介质层，所示第三介质层位于所述第二连接垫下方，所述第一介质层、所述第二介质层以及所述第三介质层包含不同的介质材料。
7.一种半导体装置，包括：
8.根据权利要求7所述的装置，其特征在于，所述连接部包括第一子连接部、第二子连接部以及第三子连接部，所述第一子连接部的表面高于所述第二子连接部和所述第三子连接部，所述第一子连接部设置在所述第二子连接部与所述第三子连接部之间，所述第一子连接部的表面高于所述第二子连接部以及所述第三子连接部的表面；所述侧壁连接部包括第一侧壁连接部、第二侧壁连接部以及第三侧壁连接部，所述第一侧壁连接部位于所述第二侧壁连接部以及所述第三侧壁连接部之间，所述第一侧壁连接部的表面高于所述第二侧壁连接部和所述第三侧壁连接部的表面，所述第一子连接部与所述第二侧壁连接部或所述第三侧壁连接部具有相互连接的部分，所述间隙形成在所述第二子连接部与所述第二侧壁连接部之间，所述间隙还形成在所述第三子连接部与所述第三侧壁连接部之间。
9.一种半导体结构的制备方法，包括：
10.根据权利要求9所述的方法，其特征在于，
