本公开涉及存储器电路及其操作方法。
背景技术：
1、半导体集成电路(ic)行业已经生产出各种各样的数字器件来解决许多不同领域中的问题。这些诸如存储器宏(memory marcro)之类的数字器件中的一些数字器件被配置用于数据的存储。随着ic变得更小且更复杂，这些数字器件内的导线的电阻也被改变，从而影响了这些数字器件的操作电压和整体的ic性能。
技术实现思路
1、根据本申请的一方面，提供一种存储器电路，包括：字线驱动器电路，耦合到字线；以及控制电路，耦合到字线驱动器电路，并且被配置为至少响应于第一时钟信号而延迟字线信号的上升沿或下降沿，控制电路包括：第一时钟电路，被配置为响应于第一复位信号和时钟信号而生成第二时钟信号；以及可调节延迟电路，被配置为接收第一电源电压和第二电源电压，并且被配置为响应于第二时钟信号和使能信号而调节第二时钟信号和第三时钟信号之间的延迟，第三时钟信号是第二时钟信号的经延迟的版本，其中，第二时钟信号和第三时钟信号之间的延迟量基于第一电源电压和第二电源电压之间的电压差，第一电源电压具有第一摆幅，并且第二电源电压具有第二摆幅。
2、根据本申请的一方面，提供一种存储器电路，包括：存储器单元阵列，包括一组存储器单元和一组跟踪单元；字线驱动器电路，耦合到存储器单元阵列；以及控制电路，耦合到字线驱动器电路，并且被配置为至少响应于第一时钟信号而延迟字线信号的上升沿或下降沿，控制电路包括：第一时钟电路，被配置为响应于第一复位信号和时钟信号而生成第二时钟信号；以及可调节延迟电路，被配置为接收第一电源电压和第二电源电压，并且被配置为响应于第二时钟信号和使能信号而调节第二时钟信号和第三时钟信号之间的延迟，第三时钟信号是第二时钟信号的经延迟的版本，其中，第二时钟信号和第三时钟信号之间的延迟量基于第一电源电压和第二电源电压之间的电压差，第一电源电压具有第一摆幅，并且第二电源电压具有第二摆幅。
3、根据本申请的又一方面，提供一种操作存储器电路的方法，方法包括：由第一时钟电路响应于第一复位信号和时钟信号而生成第一时钟信号；由可调节延迟电路响应于第一时钟信号和使能信号而调节第一时钟信号和第二时钟信号之间的延迟，第二时钟信号是第一时钟信号的经延迟的版本，其中，第一时钟信号和第二时钟信号之间的延迟量基于具有第一摆幅的第一电源电压和具有第二摆幅的第二电源电压之间的电压差；由第一电路响应于第一时钟信号和第二时钟信号而生成第三时钟信号；由第一反相器响应于第三时钟信号而生成第四时钟信号，第四时钟信号与第三时钟信号反相；以及由一对反相器响应于第四时钟信号而生成跟踪字线信号。
1.一种存储器电路，包括：
2.根据权利要求1所述的存储器电路，其中，所述可调节延迟电路包括：
3.根据权利要求2所述的存储器电路，其中，所述可调节延迟电路还包括：
4.根据权利要求3所述的存储器电路，其中，所述可调节延迟电路还包括：
5.根据权利要求4所述的存储器电路，其中，所述第一延迟电路包括：
6.根据权利要求5所述的存储器电路，其中，所述第一延迟电路还包括：
7.根据权利要求6所述的存储器电路，其中，所述第一延迟电路还包括：
8.根据权利要求7所述的存储器电路，其中，所述第一延迟电路还包括：
9.一种存储器电路，包括：
10.一种操作存储器电路的方法，所述方法包括：
