本技术涉及信号同步，特别是涉及一种信号输出系统及方法。
背景技术：
1、信号发生器可以包括任意波形发生器(arbitrary waveform generator，简称awg)、任意函数发生器(arbitrary function generator，简称afg)等信号输出设备。信号发生器可以支持任意多通道信号输出。用户可以对信号发生器的各个通道的输出信号有同步性要求，从而可以使各个通道同步输出信号。
技术实现思路
1、有鉴于此，本技术实施例为解决背景技术中存在的至少一个问题而提供一种信号输出系统及方法。
2、第一方面，本技术实施例提供一种信号输出系统，所述信号输出系统包括：
3、与主机处理设备连接的外围设备；其中，所述外围设备至少配置为：产生至少一个目标信号；
4、其中，所述外围设备包括：
5、至少一个信号输出通道；其中，每个所述信号输出通道包括第一选择开关；每个所述信号输出通道用于在所述第一选择开关为第一状态时将任意一个所述目标信号输出；以及
6、至少一个环回通道；其中，每个所述环回通道与一个所述信号输出通道的第一选择开关连接，以在所述第一选择开关为第二状态时将任意一个所述目标信号输入该环回通道；
7、其中，所述外围设备还配置为：通过第二选择开关，从至少一个所述环回通道输出信号中选择一个信号并输出，以输出至所述主机处理设备用于校准。
8、结合第一方面，在一可选实施方式中，所述外围设备还包括第一处理器；
9、其中，所述第一处理器配置包括以下至少一项：
10、至少一个波形生成器；其中，每个所述波形生成器用于根据所述主机处理设备输出数据信号产生一个目标信号；
11、第二选择开关，用于从至少一个所述环回通道输出信号中的选择一个信号并输出，以输出至所述主机处理设备用于校准。
12、结合第一方面，在一可选实施方式中，所述第一处理器还配置包括：
13、至少一个第一时延调整模块；其中，每个所述第一时延调整模块用于对一个所述波形生成器产生的目标信号进行时延调整，以在时延调整后输入至一个信号输出通道。
14、结合第一方面，在一可选实施方式中，所述信号输出通道还包括数模转换电路，用于将所述目标信号转换为模拟信号。
15、结合第一方面，在一可选实施方式中，所述信号输出通道还包括低通滤波器，用于将所述信号输出通道模拟链路所传输信号低通滤波后，输入至所述第一选择开关。
16、结合第一方面，在一可选实施方式中，所述外围设备还包括第一时钟电路；
17、其中，所述第一时钟电路配置包括锁相环模块，其中，所述锁相环模块用于根据所述主机处理设备输出参考时钟信号生成工作时钟信号，以使所述信号输出通道基于所述工作时钟信号输出信号。
18、结合第一方面，在一可选实施方式中，所述信号输出通道还包括数模转换电路；其中，所述数模转换电路用于基于所述工作时钟信号进行数模转换并输出，以使所述信号输出通道在所述工作时钟信号的调整下输出信号。
19、结合第一方面，在一可选实施方式中，所述第一时钟电路还配置包括：
20、至少一个第二时延调整模块；其中，每个所述第二时延调整模块用于对所述锁相环模块生成的工作时钟信号进行时延调整，以在时延调整后提供给所述数模转换电路，使得所述数模转换电路基于时延调整后的所述工作时钟信号进行数模转换。
21、结合第一方面，在一可选实施方式中，所述外围设备还包括以下至少一项：
22、第一隔离电路，用于通过所述第一隔离电路输出所述第二选择开关输出信号至所述主机处理设备；
23、第二隔离电路，用于通过所述第二隔离电路接收所述主机处理设备输出的数据信号；
24、第三隔离电路，用于通过所述第三隔离电路接收所述主机处理设备输出的参考时钟信号。
25、第二方面，本技术实施例提供一种信号输出系统，所述信号输出系统包括：
26、主机处理设备；以及
27、至少一个如第一方面所述的外围设备；
28、其中，所述主机处理设备配置包括：
29、第三选择开关，用于从至少一个所述外围设备环回通道输出信号中选择一个信号并输出；
30、校准信号相位检测模块，用于通过所述第三选择开关输出信号，确定出所有所述外围设备的各个信号输出通道之间的时延差异；
31、控制模块，用于基于所述时延差异产生并输出至少一个数据信号，以使每个所述外围设备在一个所述数据信号的控制下产生目标信号，并且各个所述信号输出通道将所述目标信号同步校准输出。
32、结合第二方面，在一可选实施方式中，所述主机处理设备包括第二处理器；
33、其中，所述第二处理器配置包括所述校准信号相位检测模块和所述控制模块。
34、结合第二方面，在一可选实施方式中，所述第二处理器还配置包括所述第三选择开关。
35、结合第二方面，在一可选实施方式中，所述主机处理设备还包括第二时钟电路，用于产生并输出至少一个参考时钟信号；其中，每个所述参考时钟信号用于提供给一个所述外围设备。
36、第三方面，本技术实施例提供一种信号输出系统的信号输出方法，所述信号输出方法包括：
37、每个外围设备的每个信号输出通道通过第一选择开关的切换，将校准信号输入一个环回通道；其中，所述信号输出系统具有至少一个所述外围设备，每个所述外围设备具有至少一个信号输出通道和至少一个与所述信号输出通道对应的环回通道；
38、每个所述外围设备的第一处理器配置第二选择开关，以使第二选择开关从各个环回通道的校准信号中选择一个校准信号并输出给主机处理设备；
39、所述主机处理设备的第二处理器配置第三选择开关，以使第三选择开关从至少一个所述外围设备输出的校准信号中选择一个校准信号进行时延检测，确定出各个所述信号输出通道之间的时延差异并基于所述时延差异校准各个所述信号输出通道；
40、至少一个外围设备的任意个信号输出通道通过第一选择开关的切换，将目标信号同步校准输出。
41、本技术实施例提供的技术方案带来的有益效果包括：本技术实施例的信号输出系统通过包括：与主机处理设备连接的外围设备；其中，所述外围设备至少配置为：产生至少一个目标信号；其中，所述外围设备包括：至少一个信号输出通道；其中，每个所述信号输出通道包括第一选择开关；每个所述信号输出通道用于在所述第一选择开关为第一状态时将任意一个所述目标信号输出；以及至少一个环回通道；其中，每个所述环回通道与一个所述信号输出通道的第一选择开关连接，以在所述第一选择开关为第二状态时将任意一个所述目标信号输入该环回通道；其中，所述外围设备还配置为：通过第二选择开关，从至少一个所述环回通道输出信号中的选择一个信号并输出，以输出至所述主机处理设备用于校准，构成了外围设备至主机处理设备的环回，可以使得任何一个通道的校准信号均可以环回到主机处理设备。采用了一种很简单的硬件环路设计，没有增加额外的电路，只是采用的简单的硬件连线，充分利用了硬件走线延时的确定性这一特点，从而主机处理设备可以检测出每一个通道输出校准信号的时延，以实现对该时延的补偿。并且各个通道之间的硬件走线时延差异，主机处理设备也可以检测出，从而可以进行出厂校准补偿，能够优化多通道skew指标，保证多通道信号同步输出。并且基于本技术实施例的信号输出系统，可以实现的校准控制方案非常灵活，对板卡参考时钟的相位差异、数据通道传输线路的时延差异、校准回路的时延差异并不敏感，并不要求任何一条硬件线路必须等延时布线，所以极大地降低了对板卡布线的硬性要求。
42、本技术实施例附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术实施例的实践了解到。
1.一种信号输出系统，其特征在于，所述信号输出系统包括：
2.根据权利要求1所述的信号输出系统，其特征在于，所述外围设备还包括第一处理器；
3.根据权利要求2所述的信号输出系统，其特征在于，所述第一处理器还配置包括：
4.根据权利要求1所述的信号输出系统，其特征在于，所述信号输出通道还包括数模转换电路，用于将所述目标信号转换为模拟信号。
5.根据权利要求1所述的信号输出系统，其特征在于，所述信号输出通道还包括低通滤波器，用于将所述信号输出通道模拟链路所传输信号低通滤波后，输入至所述第一选择开关。
6.根据权利要求1所述的信号输出系统，其特征在于，所述外围设备还包括第一时钟电路；
7.根据权利要求6所述的信号输出系统，其特征在于，所述信号输出通道还包括数模转换电路；其中，所述数模转换电路用于基于所述工作时钟信号进行数模转换并输出，以使所述信号输出通道在所述工作时钟信号的调整下输出信号。
8.根据权利要求7所述的信号输出系统，其特征在于，所述第一时钟电路还配置包括：
9.根据权利要求1-8任一项所述的信号输出系统，其特征在于，所述外围设备还包括以下至少一项：
10.一种信号输出系统，其特征在于，所述信号输出系统包括：
11.根据权利要求10所述的信号输出系统，其特征在于，所述主机处理设备包括第二处理器；
12.根据权利要求11所述的信号输出系统，其特征在于，所述第二处理器还配置包括所述第三选择开关。
13.根据权利要求10-12任一项所述的信号输出系统，其特征在于，所述主机处理设备还包括第二时钟电路，用于产生并输出至少一个参考时钟信号；其中，每个所述参考时钟信号用于提供给一个所述外围设备。
14.一种信号输出系统的信号输出方法，其特征在于，所述信号输出方法包括：
