本发明涉及计算机制造领域，尤其涉及一种基于ald技术的3d堆叠外置环栅结构2t0cdram的制造方法。
背景技术：
1、dram是现代信息存储系统中一类重要存储器，起缓存数据功能。在现有先进集成电路工艺制程中，以单晶体管-单电容(1t1c)为主要结构dram紧跟摩尔定律发展，不断提高尺寸、提升性能，已逼近相应工艺所能制作最小尺寸极限，为在小尺寸工艺中提高dram集成度和性能，基于各种新型材料薄膜晶体管制作的无电容(2t0c)dram不断开发出来，为提高dram性能提供可行方案。
2、因此，本领域的技术人员致力于开发一种基于ald技术的3d堆叠外置环栅结构2t0cdram的制造方法。
技术实现思路
1、有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是2t0cdram写晶体管栅控能力不强，写晶体管易漏电，集成度低。
2、为实现上述目的，本发明提供了一种基于ald技术的3d堆叠外置环栅结构2t0cdram的制造方法，采用环栅结构和工艺。
3、进一步地，搭建读写晶体管的三维堆叠。
4、进一步地，将读写晶体管置于同一平面上。
5、进一步地，采用外置栅结构和工艺。
6、进一步地，从垂直沟道中部按布线层引出电极。
7、进一步地，包括：在有氧化物薄膜的中重掺杂si衬底上，沉积金属薄膜材料；
8、通过光刻定义写晶体管栅极区域；
9、刻蚀写晶体管栅极区域外金属和氧化层。
10、进一步地，所述氧化物薄膜，包括二氧化硅、high-k材料。
11、进一步地，所述金属薄膜材料沉积技术，包括磁控溅射技术、电子束蒸发技术。
12、进一步地，所述光刻，包括紫外光刻、电子束光刻。
13、进一步地，所述写晶体管栅极区域，包括矩形、圆形。
14、非晶金属氧化物半导体大多有高均匀性覆盖性和较高迁移率，利用in和zn等活跃最外层电子提供载流子实现导电功能，并可通过调节金属元素种类和比例调控导电性。原子层沉积(ald)技术在较低温度下通过自吸附饱和化学反应，生长的金属氧化物薄膜能覆盖高深宽比、小尺寸微结构，并通过其半导体性实现小尺寸器件栅控功能。
15、环栅晶体管可以使用配合沟道结构减小尺寸，提升晶体管性能，能充分发挥ald技术优势并提高晶体管集成度，通过晶体管几何结构优化实现多层器件级互联和三维堆叠，是突破dram集成极限的可行器件结构，类似结构沟道尺寸极限可达10nm数量级。具有外置环栅结构垂直沟道薄膜晶体管引线可以按层自由排布，不受器件结构限制，能提供更灵活布线和读写操作。
16、ald技术生长的非晶金属氧化物半导体薄膜普遍具有高均匀性、高覆盖性，也能保证足够迁移率，基于ald技术生长沟道材料，制作具有环栅薄膜晶体管结构的2t0c dram，通过优化读写晶体管几何位置和基本结构，基于外置栅极设计将2t0c dram中搭建读写晶体管的三维堆叠，可有效提高集成度和dram各方面性能，为实现dram多层堆叠提供解决方案。
17、现有2t0c dram写晶体管栅控能力不强，写晶体管易漏电，限制了保持时间和读写窗口。本发明采用环栅结构和工艺制作2t0c dram，大大加强栅控，提高dram性能。在相同器件尺寸下，环栅实现了更长的有效沟道长度，使写晶体管有更优异的栅控能力和更低漏电，提高电荷保持能力。
18、现有2t0c dram集成度低，所占面积较大。本发明设计器件级三维堆叠结构，将读写晶体管置于同一平面上，减小所占平面面积，提高集成度，降低套刻精度要求。几纳米至十几纳米级别器件薄膜尺度远低于百纳米至微米级别的器件尺寸尺度，实现3d堆叠对厚度影响很小，却可以大大节省芯片面积。
19、现有2t0c dram不够灵活，内置栅极难以引出电极。本发明采用外置栅结构和工艺制作2t0c dram，可以从垂直沟道中部按布线层灵活引出电极。外置栅极可按照布线层直接引出电极，可以更灵活地实现器件互联。
20、本发明与现有技术相比较，具有如下显而易见的实质性特点和显著优点：
21、1.本发明环栅具有更强的栅控能力，提高了写晶体管开关性能，使2t0c dram具有较低漏电、较高存储窗口和较高保持时间。
22、2.本发明实现了读写晶体管在同一平面上的3d堆叠，可以至少减少三分之一器件面积，降低小尺寸套刻精度要求。
23、3.本发明外置栅极可以实现更灵活的电极布局和读写操作，有利于2t0c dram和其他器件的互联集成。
24、以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
1.一种基于ald技术的3d堆叠外置环栅结构2t0c dram的制造方法，其特征在于，采用环栅结构和工艺。
2.如权利要求1所述的基于ald技术的3d堆叠外置环栅结构2t0c dram的制造方法，其特征在于，搭建读写晶体管的三维堆叠。
3.如权利要求1所述的基于ald技术的3d堆叠外置环栅结构2t0c dram的制造方法，其特征在于，将读写晶体管置于同一平面上。
4.如权利要求1所述的基于ald技术的3d堆叠外置环栅结构2t0c dram的制造方法，其特征在于，采用外置栅结构和工艺。
5.如权利要求1所述的基于ald技术的3d堆叠外置环栅结构2t0c dram的制造方法，其特征在于，从垂直沟道中部按布线层引出电极。
6.如权利要求1所述的基于ald技术的3d堆叠外置环栅结构2t0c dram的制造方法，其特征在于，包括：
7.如权利要求6所述的基于ald技术的3d堆叠外置环栅结构2t0c dram的制造方法，其特征在于，所述氧化物薄膜，包括二氧化硅、high-k材料。
8.如权利要求6所述的基于ald技术的3d堆叠外置环栅结构2t0c dram的制造方法，其特征在于，所述金属薄膜材料沉积技术，包括磁控溅射技术、电子束蒸发技术。
9.如权利要求6所述的基于ald技术的3d堆叠外置环栅结构2t0c dram的制造方法，其特征在于，所述光刻，包括紫外光刻、电子束光刻。
10.如权利要求6所述的基于ald技术的3d堆叠外置环栅结构2t0c dram的制造方法，其特征在于，所述写晶体管栅极区域，包括矩形、圆形。
