本申请涉及芯片验证，尤其涉及一种在可编程逻辑器件上处理逻辑系统设计的信号的方法、器件、电子装置和存储介质。
背景技术：
1、硬件仿真工具（例如，原型验证板或硬件仿真器（emulator））可以原型化（prototype）并且调试一个包括一个或多个模块的逻辑系统设计。所述逻辑系统设计可以是，例如，用于供专门应用的集成电路（application specific integrated circuit，简称asic）或者片上系统芯片（system-on-chip，简称soc）的设计。因此，在仿真工具中被测试的逻辑系统设计又可以称为待测设计（design under test，简称dut）。仿真工具可以通过一个或多个可配置组件（例如，现场可编程门阵列（field programmable gate array，简称fpga））来仿真该待测设计，包括执行该待测设计的各种操作，从而在制造之前就测试并验证待测设计的各个模块的功能。通过在仿真工具上外接多种外设子卡还可以测试待测设计与各种外设作为一个完整系统进行运行的效果。
2、与硬件仿真工具配套还有诸多软件，比如编译器、综合器、调试器等。
3、编译器用于编译逻辑系统设计的源代码，综合器用于将逻辑系统设计综合为网表形式并且烧录到fpga中，调试器则用于实现一些简单的调试功能。可以理解的是，上述软件运行在于硬件仿真工具连接的主机上。
技术实现思路
1、本申请的第一方面提供一种在可编程逻辑器件上处理逻辑系统设计的信号的方法。所述方法包括：获取所述逻辑系统设计的多个数据信号的信号值，所述可编程逻辑器件包括存储器；存储所述多个数据信号的信号值到所述存储器的多个地址；获取选择信号，所述选择信号用于在所述多个数据信号中选择一个目标信号；以及根据所述选择信号，从所述多个地址中与所述目标信号对应的目标地址读取存储的信号值作为输出信号值。
2、本申请的第二方面提供一种可编程逻辑器件，包括选择器。所述选择器进一步包括：接口，配置为获取选择信号以及逻辑系统设计的多个数据信号的信号值，所述选择信号用于在所述多个数据信号中选择一个目标信号；存储器，配置为存储所述多个数据信号的信号值到所述存储器的多个地址；解析器，配置为根据所述选择信号从所述多个地址中与所述目标信号对应的目标地址读取存储的信号值作为输出信号值。
3、本申请的第三方面提供一种电子装置。所述电子装置包括：存储器，用于存储一组指令；以及至少一个处理器，配置为执行所述一组指令以使得所述电子装置执行如第一方面所述的方法。
4、本申请的第四方面提供一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机的一组指令，该组指令用于在被执行时使所述计算机执行如第一方面所述的方法。
1.一种在可编程逻辑器件上处理逻辑系统设计的信号的方法，所述方法包括：
2.如权利要求1所述的方法，其中，所述存储器包括输入端口和输出端口，所述方法进一步包括：
3.如权利要求2所述的方法，其中，根据所述选择信号确定所述目标地址进一步：
4.如权利要求2所述的方法，进一步包括：
5.如权利要求1所述的方法，其中，所述可编程逻辑器件是现场可编程门阵列。
6.一种可编程逻辑器件，包括选择器，所述选择器进一步包括：
7.如权利要求6所述的可编程逻辑器件，其中，所述选择器进一步配置为获取选择使能信号，所述选择器进一步配置为：
8.一种电子装置，包括
9.一种非暂态计算机可读存储介质，存储计算机的一组指令，该组指令用于在被执行时使得所述计算机执行如权利要求1-5的任一项所述的方法。
