本发明涉及显示，尤其涉及一种移位寄存电路以及显示面板。
背景技术：
1、目前，高像素密度的显示产品在市场上较受欢迎，该类产品有着窄边框的需求。移位寄存单元及移位寄存电路的设计直接影响着显示面板边框的宽窄。目前，高像素密度的显示产品移位寄存电路的设计无法很好的满足需求。
技术实现思路
1、本申请的目的在于提供一种节省空间且输出稳定信号的移位寄存电路以及显示面板。
2、本申请公开了一种移位寄存电路，其包括级联的多个移位寄存单元；每个所述移位寄存单元均包括控制模块、n个输出模块、n个时钟信号端以及n个输出信号端；其中每一个输出模块与一个时钟信号端以及一个输出信号端连接；每一个所述输出模块被配置为根据对应的所述时钟信号端的信号在所述控制模块的控制下向对应的所述输出信号端输出对应的信号；同一所述移位寄存单元中的各时钟信号端的时钟信号的有效电位段无重叠段，n为大于等于2的整数。
3、可选地，所述移位寄存电路还包括第一时钟信号线至第4n时钟信号线；第一时钟信号线至第4n时钟信号线中的时钟信号的有效电位段的相位依次滞后或部分相邻时钟信号线的时钟信号的相位依次滞后部分相邻时钟信号线的时钟信号同相位。
4、可选地，每一所述时钟信号线中时钟信号的有效电位段的占空比均小于等于2n分之一。
5、可选地，所述n为2；第4a-3级移位寄存单元的第一时钟信号端与第一时钟信号线连接，第二时钟信号端与第三时钟信号线连接；第4a-2级移位寄存单元的第一时钟信号端与第二时钟信号线连接，第二时钟信号端与第四时钟信号线连接；第4a-1级移位寄存单元的第一时钟信号端与第五时钟信号线连接，第二时钟信号端与第七时钟信号线连接；第4a级移位寄存单元的第一时钟信号端与第六时钟信号线连接，第二时钟信号端与第八时钟信号线连接，a为任意正整数。
6、可选地，所述移位寄存电路还包括第一起始信号线；每个所述移位寄存单元均包括输入信号端；第一级移位寄存单元的输入信号端与所述第一起始信号线连接，第2a-1级移位寄存单元的第一输出信号端与第2a级移位寄存单元的输入信号端连接，第2a级移位寄存单元的第二输出信号端与第2a+1级移位寄存单元的输入信号端连接。
7、可选地，所述移位寄存电路还包括第一起始信号线以及第二起始信号线；每个所述移位寄存单元均包括输入信号端；第一级移位寄存单元的输入信号端与所述第一起始信号线连接，第二级移位寄存单元的输入信号端与所述第二起始信号线连接；第2a-1级移位寄存单元的第二输出信号端与第2a+1级移位寄存单元的输入信号端连接，第2a级移位寄存单元的第二输出信号端与第2a+2级移位寄存单元的输入信号端连接。
8、可选地，所述移位寄存电路还包括第一起始信号线；每个所述移位寄存单元均包括输入信号端；第一级移位寄存单元以及第二级移位寄存单元的输入信号端均与所述第一起始信号线连接；第2a级移位寄存单元的第二输出信号端与第2a+1级移位寄存单元以及第2a+2级移位寄存单元的输入信号端连接。
9、可选地，所有起始信号线的起始信号的相位均领先于第一时钟信号线的时钟信号的相位；第一时钟信号线至第4n时钟信号线中的时钟信号的有效电位段的宽度相等且相位依次滞后。
10、可选地，第一时钟信号线中的时钟信号滞后于第一起始信号线中的起始信号；第一时钟信号线中时钟信号与第二时钟信号线中的时钟信号同相位；第三时钟信号线中的时钟信号滞后于第一时钟信号线中的时钟信号；第三时钟信号线中时钟信号与第四时钟信号线中的时钟信号同相位；第五时钟信号线中的时钟信号滞后于第三时钟信号线中的时钟信号；第五时钟信号线中时钟信号与第六时钟信号线中的时钟信号同相位；第七时钟信号线中的时钟信号滞后于第五时钟信号线中的时钟信号；第七时钟信号线中时钟信号与第八时钟信号线中的时钟信号同相位。
11、可选地，每个所述移位寄存单元均包括复位信号端；第2a+1级移位寄存单元的第一输出信号端与第2a-1级移位寄存单元的复位信号端连接；第2a+2级移位寄存单元的第一输出信号端与第2a级移位寄存单元的复位信号端连接。
12、本申请还公开了一种显示面板，所述显示面板包括上述的移位寄存电路。
13、可选地，所述显示面板包括两组所述移位寄存电路，两组所述移位寄存电路分别设置于所述显示面板相对的两侧，两组所述移位寄存电路中对应的所述移位寄存单元用于驱动相同的像素。
14、可选地，所述移位寄存电路中第2a-1级移位寄存单元设置于所述显示面板的一侧，第2a级移位寄存单元位于所述显示面板的另一侧；第2a-1级移位寄存单元中的第一输出信号端的输出信号驱动第4a-3行像素；第2a级移位寄存单元中的第一输出信号端的输出信号驱动第4a-2行像素；第2a-1级移位寄存单元中的第二输出信号端的输出信号驱动第4a-1行像素；第2a级移位寄存单元中的第二输出信号端的输出信号驱动第4a行像素。
15、与相关技术相比，本申请的移位寄存单元具有多个输出端，且多个输出端的输出时序无交叠。使得本申请的单个移位寄存单元可以驱动多行像素，且同一移位寄存单元中多个输出端的输出不会相互干扰。本申请的移位寄存电路在实现窄边框的同时不会降低移位寄存电路输出的信号的质量。
16、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本说明书。
1.一种移位寄存电路，其特征在于，包括级联的多个移位寄存单元；每个所述移位寄存单元均包括控制模块、n个输出模块、n个时钟信号端以及n个输出信号端；其中每一个输出模块与一个时钟信号端以及一个输出信号端连接；每一个所述输出模块被配置为根据对应的所述时钟信号端的信号在所述控制模块的控制下向对应的所述输出信号端输出对应的信号；同一所述移位寄存单元中的各时钟信号端的时钟信号的有效电位段无重叠段，n为大于等于2的整数。
2.根据权利要求1所述的移位寄存电路，其特征在于，所述移位寄存电路还包括第一时钟信号线至第4n时钟信号线；第一时钟信号线至第4n时钟信号线中的时钟信号的有效电位段的相位依次滞后或部分相邻时钟信号线的时钟信号的相位依次滞后部分相邻时钟信号线的时钟信号同相位。
3.根据权利要求2所述的移位寄存电路，其特征在于，每一所述时钟信号线中时钟信号的有效电位段的占空比均小于等于2n分之一。
4.根据权利要求2所述的移位寄存电路，其特征在于，所述n为2；第4a-3级移位寄存单元的第一时钟信号端与第一时钟信号线连接，第二时钟信号端与第三时钟信号线连接；第4a-2级移位寄存单元的第一时钟信号端与第二时钟信号线连接，第二时钟信号端与第四时钟信号线连接；第4a-1级移位寄存单元的第一时钟信号端与第五时钟信号线连接，第二时钟信号端与第七时钟信号线连接；第4a级移位寄存单元的第一时钟信号端与第六时钟信号线连接，第二时钟信号端与第八时钟信号线连接，a为任意正整数。
5.根据权利要求4所述的移位寄存电路，其特征在于，所述移位寄存电路还包括第一起始信号线；每个所述移位寄存单元均包括输入信号端；第一级移位寄存单元的输入信号端与所述第一起始信号线连接，第2a-1级移位寄存单元的第一输出信号端与第2a级移位寄存单元的输入信号端连接，第2a级移位寄存单元的第二输出信号端与第2a+1级移位寄存单元的输入信号端连接。
6.根据权利要求4所述的移位寄存电路，其特征在于，所述移位寄存电路还包括第一起始信号线以及第二起始信号线；每个所述移位寄存单元均包括输入信号端；第一级移位寄存单元的输入信号端与所述第一起始信号线连接，第二级移位寄存单元的输入信号端与所述第二起始信号线连接；第2a-1级移位寄存单元的第二输出信号端与第2a+1级移位寄存单元的输入信号端连接，第2a级移位寄存单元的第二输出信号端与第2a+2级移位寄存单元的输入信号端连接。
7.根据权利要求4所述的移位寄存电路，其特征在于，所述移位寄存电路还包括第一起始信号线；每个所述移位寄存单元均包括输入信号端；第一级移位寄存单元以及第二级移位寄存单元的输入信号端均与所述第一起始信号线连接；第2a级移位寄存单元的第二输出信号端与第2a+1级移位寄存单元以及第2a+2级移位寄存单元的输入信号端连接。
8.根据权利要求5-7中任意一项所述的移位寄存电路，其特征在于，所有起始信号线的起始信号的相位均领先于第一时钟信号线的时钟信号的相位；第一时钟信号线至第4n时钟信号线中的时钟信号的有效电位段的宽度相等且相位依次滞后。
9.根据权利要求6或7所述的移位寄存电路，其特征在于，第一时钟信号线中的时钟信号滞后于第一起始信号线中的起始信号；第一时钟信号线中时钟信号与第二时钟信号线中的时钟信号同相位；第三时钟信号线中的时钟信号滞后于第一时钟信号线中的时钟信号；第三时钟信号线中时钟信号与第四时钟信号线中的时钟信号同相位；第五时钟信号线中的时钟信号滞后于第三时钟信号线中的时钟信号；第五时钟信号线中时钟信号与第六时钟信号线中的时钟信号同相位；第七时钟信号线中的时钟信号滞后于第五时钟信号线中的时钟信号；第七时钟信号线中时钟信号与第八时钟信号线中的时钟信号同相位。
10.根据权利要求4所述的移位寄存电路，其特征在于，每个所述移位寄存单元均包括复位信号端；第2a+1级移位寄存单元的第一输出信号端与第2a-1级移位寄存单元的复位信号端连接；第2a+2级移位寄存单元的第一输出信号端与第2a级移位寄存单元的复位信号端连接。
11.一种显示面板，其特征在于，所述显示面板包括如权利要求1-10中任意一项所述的移位寄存电路。
12.根据权利要求11所述的显示面板，其特征在于，所述显示面板包括两组所述移位寄存电路，两组所述移位寄存电路分别设置于所述显示面板相对的两侧，两组所述移位寄存电路中对应的所述移位寄存单元用于驱动相同的像素。
13.根据权利要求12所述的显示面板，其特征在于，所述移位寄存电路中第2a-1级移位寄存单元设置于所述显示面板的一侧，第2a级移位寄存单元位于所述显示面板的另一侧；第2a-1级移位寄存单元中的第一输出信号端的输出信号驱动第4a-3行像素；第2a级移位寄存单元中的第一输出信号端的输出信号驱动第4a-2行像素；第2a-1级移位寄存单元中的第二输出信号端的输出信号驱动第4a-1行像素；第2a级移位寄存单元中的第二输出信号端的输出信号驱动第4a行像素。
