本发明涉及计算机，尤其涉及一种物理不可克隆函数电路、芯片及设备。
背景技术：
1、物理不可克隆函数(physical unclonable functions，puf)是一种硬件安全技术。芯片内部通常设置有物理不可克隆函数电路。在芯片中的其他模块将一个激励信号输入至物理不可克隆函数电路之后，物理不可克隆函数电路会利用内在物理构造的随机差异输出一个不可预测的响应。
2、相关技术中，常用的物理不可克隆函数电路包含多个环形振荡器。在芯片中的其他模块将一个激励信号输入至物理不可克隆函数电路之后，物理不可克隆函数电路会通过比较多个环形振荡器的计数值来产生一个随机的数据作为对激励信号的响应，输出对激励信号的响应。基于多个环形振荡器的物理不可克隆函数电路的复杂性较高，成本较高，使得物理不可克隆函数电路的应用受到限制。
技术实现思路
1、本发明提供了一种物理不可克隆函数电路、芯片及设备，以解决相关技术中的物理不可克隆函数电路的复杂性较高，成本较高，使得物理不可克隆函数电路的应用受到限制的问题。
2、根据本发明的一方面，提供了一种物理不可克隆函数电路，包括：控制寄存器、单稳态触发器、环形振荡器以及计数器；
3、其中，所述单稳态触发器的输入端与所述控制寄存器相连，所述单稳态触发器包括或非门、电容、电阻以及非门，所述单稳态触发器的输出端与所述环形振荡器的输入端相连，所述环形振荡器包括一个与门和奇数个非门，所述计数器与所述控制寄存器、所述环形振荡器的输出端相连；
4、所述计数器，用于在所述单稳态触发器的暂态周期内对所述环形振荡器的振荡次数进行计数；
5、所述控制寄存器，用于在接收到激励信号之后，输出一个上升沿信号到所述单稳态触发器的输入端，以使所述单稳态触发器进入暂态，所述单稳态触发器的输出端输出高电平，从而触发所述环形振荡器开始振荡，并控制所述计数器从0开始对所述环形振荡器的振荡次数进行计数；在确定所述单稳态触发器恢复稳态之后，控制所述计数器停止计数，将所述计数器的计数值确定为所述环形振荡器在所述单稳态触发器的本次暂态周期内的振荡次数；根据所述环形振荡器在所述单稳态触发器的本次暂态周期内的振荡次数，确定与所述激励信号对应的响应数据，输出所述响应数据。
6、所述单稳态触发器包括或非门、电容、电阻以及第一非门，所述或非门的第一输入端与所述控制寄存器相连，所述或非门的第二输入端与所述第一非门的输出端、所述与门的第二输入端相连，所述或非门的输出端与所述电容的一端相连，所述电容的另一端与所述电阻的一端、所述第一非门的输入端相连，所述电阻的另一端与电源相连。
7、所述环形振荡器包括与门、第二非门、第三非门以及第四非门，所述与门的第一输入端与所述第四非门的输出端、所述计数器相连，所述与门的输出端与所述第二非门的输入端相连，所述第二非门的输出端与所述第三非门的输入端相连，所述第三非门的输出端与所述第四非门的输入端相连。
8、所述或非门的第一输入端为所述单稳态触发器的输入端，所述第一非门的输出端为所述单稳态触发器的输出端，所述与门的第二输入端为所述环形振荡器的输入端，所述第四非门的输出端为所述环形振荡器的输出端；
9、所述控制寄存器，用于在接收到激励信号之后，输出一个上升沿信号到所述或非门的第一输入端，以使所述单稳态触发器进入暂态，所述第一非门的输出端输出高电平，从而触发所述环形振荡器开始振荡。
10、所述控制寄存器，用于在输出一个上升沿信号到所述或非门的第一输入端的同时，使能所述计数器，控制所述计数器清零并开始对所述环形振荡器的振荡次数进行计数。
11、所述环形振荡器在所述第一非门的输出端输出高电平时，产生脉冲信号，并将产生的脉冲信号通过所述第四非门的输出端传输至所述计数器，所述计数器对所述环形振荡器产生的脉冲信号进行计数，得到所述环形振荡器的振荡次数。
12、所述控制寄存器与所述第一非门的输出端相连，用于在检测到所述第一非门的输出端的电平恢复至低电平之后，确定所述单稳态触发器恢复稳态。
13、所述控制寄存器，用于根据所述环形振荡器在所述单稳态触发器的本次暂态周期内的振荡次数、以及预设的振荡次数与响应数据之间的对应关系，确定与所述环形振荡器在所述单稳态触发器的本次暂态周期内的振荡次数对应的响应数据；将与所述环形振荡器在所述单稳态触发器的本次暂态周期内的振荡次数对应的响应数据，确定为与所述激励信号对应的响应数据，输出所述响应数据。
14、根据本发明的另一方面，提供了一种芯片，包括本发明任一实施例所述的物理不可克隆函数电路。
15、根据本发明的另一方面，提供了一种电子设备，包括本发明任一实施例所述的芯片。
16、本发明实施例的技术方案中，控制寄存器在接收到激励信号之后，输出一个上升沿信号到单稳态触发器的输入端，以使单稳态触发器进入暂态，单稳态触发器的输出端输出高电平，从而触发环形振荡器开始振荡，并控制计数器从0开始对环形振荡器的振荡次数进行计数；控制寄存器在确定单稳态触发器恢复稳态之后，控制计数器停止计数，将计数器的计数值确定为环形振荡器在单稳态触发器的本次暂态周期内的振荡次数；控制寄存器根据环形振荡器在单稳态触发器的本次暂态周期内的振荡次数，确定与激励信号对应的响应数据，输出响应数据，解决了相关技术中的物理不可克隆函数电路的复杂性较高，成本较高，使得物理不可克隆函数电路的应用受到限制的问题，可以基于一个单稳态触发器和一个环形振荡器来产生一个不可预测的数据作为对激励信号的响应，输出对激励信号的响应，复杂性较低，成本较低，易于实施，避免物理不可克隆函数电路的应用受到限制。
17、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
1.一种物理不可克隆函数电路，其特征在于，包括：控制寄存器、单稳态触发器、环形振荡器以及计数器；
2.根据权利要求1所述的物理不可克隆函数电路，其特征在于，所述单稳态触发器包括或非门、电容、电阻以及第一非门，所述或非门的第一输入端与所述控制寄存器相连，所述或非门的第二输入端与所述第一非门的输出端、所述与门的第二输入端相连，所述或非门的输出端与所述电容的一端相连，所述电容的另一端与所述电阻的一端、所述第一非门的输入端相连，所述电阻的另一端与电源相连。
3.根据权利要求2所述的物理不可克隆函数电路，其特征在于，所述环形振荡器包括与门、第二非门、第三非门以及第四非门，所述与门的第一输入端与所述第四非门的输出端、所述计数器相连，所述与门的输出端与所述第二非门的输入端相连，所述第二非门的输出端与所述第三非门的输入端相连，所述第三非门的输出端与所述第四非门的输入端相连。
4.根据权利要求3所述的物理不可克隆函数电路，其特征在于，所述或非门的第一输入端为所述单稳态触发器的输入端，所述第一非门的输出端为所述单稳态触发器的输出端，所述与门的第二输入端为所述环形振荡器的输入端，所述第四非门的输出端为所述环形振荡器的输出端；
5.根据权利要求4所述的物理不可克隆函数电路，其特征在于，所述控制寄存器，用于在输出一个上升沿信号到所述或非门的第一输入端的同时，使能所述计数器，控制所述计数器清零并开始对所述环形振荡器的振荡次数进行计数。
6.根据权利要求4所述的物理不可克隆函数电路，其特征在于，所述环形振荡器在所述第一非门的输出端输出高电平时，产生脉冲信号，并将产生的脉冲信号通过所述第四非门的输出端传输至所述计数器，所述计数器对所述环形振荡器产生的脉冲信号进行计数，得到所述环形振荡器的振荡次数。
7.根据权利要求4所述的物理不可克隆函数电路，其特征在于，所述控制寄存器与所述第一非门的输出端相连，用于在检测到所述第一非门的输出端的电平恢复至低电平之后，确定所述单稳态触发器恢复稳态。
8.根据权利要求1所述的物理不可克隆函数电路，其特征在于，所述控制寄存器，用于根据所述环形振荡器在所述单稳态触发器的本次暂态周期内的振荡次数、以及预设的振荡次数与响应数据之间的对应关系，确定与所述环形振荡器在所述单稳态触发器的本次暂态周期内的振荡次数对应的响应数据；将与所述环形振荡器在所述单稳态触发器的本次暂态周期内的振荡次数对应的响应数据，确定为与所述激励信号对应的响应数据，输出所述响应数据。
9.一种芯片，其特征在于，包括如权利要求1-8任一项所述的物理不可克隆函数电路。
10.一种电子设备，其特征在于，包括如权利要求9所述的芯片。
