本发明涉及半导体，特别涉及一种vdmos器件及其制备方法。
背景技术：
1、具有宽带隙的sic(碳化硅)基vdmos(垂直双扩散金属-氧化物半导体场效应晶体管)器件基于具有至少3ev的带隙的半导体材料，与基于硅的常规vdmos器件相比，sic基vdmos器件能够在高温下运行，且具有更低的开关损耗和/或更低的漏电流。
2、在sic基vdmos器件中，各项参数之间往往不可兼得，例如一项参数的改变可以导致vdmos器件的特性的改善，但同时损害vdmos器件的另一特性。因此，在设计sic基vdmos器件时，往往需要各种参数之间的折中。
3、对于功率器件来说，通常以器件能通过的最大电流和能承受的最大电压来标志一个器件的设计和制造水平。由于vdmos器件的电流容量与其沟道宽度成正比，所以提高电流需要尽可能提高沟道宽度。但由于sic基vdmos器件结构的特点，使得其在制造过程中有较多的复杂性和加工难度。
技术实现思路
1、鉴于上述问题，本发明的目的在于提供一种vdmos器件及其制备方法，通过在栅极压焊结构和源极互连结构之间设置隔离结构，实现栅极压焊结构区域的有效利用，使得vdmos器件在版图面积不变的情况下增加了元胞数量，以提升vdmos器件的性能。
2、根据本发明的一方面，提供一种vdmos器件，包括：第一区域、第二区域和第三区域；多个元胞结构，位于第一区域和第二区域的半导体层；源极互连结构，位于第一区域和第二区域，与每个元胞结构的源极电极电连接；栅极互连结构，位于第三区域，与每个元胞结构的栅极导体电连接；栅极压焊结构，位于第二区域和第三区域，与所述栅极互连结构电连接；隔离结构，位于第二区域；其中，所述栅极压焊结构经由所述隔离结构与所述源极互连结构以及所述源极互连结构下方的第二区域的元胞结构隔离。
3、可选地，所述隔离结构包括一层或者多层层叠的介质层。
4、可选地，所述隔离结构包括多层层叠的介质层，相邻的两层介质层中，上层的介质层完全覆盖下层的介质层，多层介质层的面积由下至上依次增大，多层介质层形成至少两级台阶。
5、可选地，所述隔离结构包括n层介质层，n层介质层形成n级台阶，其中，n级台阶由下至上依次为：第一级台阶、……、第i级台阶、……、第n级台阶，第i级台阶的边缘与中心的距离小于第i-1级台阶的边缘与中心的距离，2≤i≤n，n≥2，i和n均为正整数。
6、可选地，所述隔离结构包括第一介质层和两层第二介质层，第一层第二介质层位于所述源极互连结构上并覆盖部分所述源极互连结构，第二层第二介质层完全覆盖所述第一层第二介质层并延伸覆盖部分所述源极互连结构，第一介质层完全覆盖所述第二层第二介质层并延伸覆盖部分所述源极互连结构；所述第一介质层的厚度为1微米～2微米；所述第一层第二介质层的厚度为1微米～3微米；所述第二层第二介质层的厚度为1微米～3微米。
7、可选地，所述隔离结构的总厚度为3微米～8微米。
8、可选地，所述半导体层包括衬底以及位于衬底上的外延层，所述衬底作为所述vdmos器件的漏区；所述元胞结构包括：体区，位于所述半导体层中；源区，位于所述体区中；接触区，位于所述体区中，且与所述源区邻接；栅介质层，位于所述半导体层的表面；栅极导体，位于所述栅介质层表面；源极电极，经由所述接触区与所述源区电连接；以及漏极电极，位于所述衬底远离所述外延层的表面，与所述衬底电连接。
9、可选地，所述vdmos器件还包括层间介质层，所述层间介质层覆盖所述栅介质层和所述栅极导体的表面；所述源极电极贯穿所述层间介质层、所述栅介质层与所述接触区接触。
10、可选地，所述源极互连结构和所述栅极互连结构位于所述层间介质层上，所述源极互连结构和所述栅极互连结构相互分离并且经由第一隔离介质层隔离。
11、可选地，所述隔离结构中的第一介质层延伸至所述源极互连结构和所述栅极互连结构之间，形成所述源极互连结构和所述栅极互连结构之间的第一隔离介质层。
12、可选地，所述栅介质层延伸至所述第三区域的半导体层的表面；所述vdmos器件还包括栅极布线，所述栅极布线位于第三区域的栅介质层上，所述层间介质层还覆盖所述栅极布线，所述栅极互连结构经由栅极布线与每个元胞结构的栅极导体电连接。
13、可选地，所述栅极压焊结构延伸至所述第三区域的栅极互连结构上方，与所述栅极互连结构电连接。
14、可选地，延伸至栅极互连结构上方的栅极压焊结构与栅极互连结构之间设置有第二隔离介质层，栅极压焊结构经由贯穿所述第二隔离介质层的连接结构与栅极互连结构电连接。
15、可选地，所述隔离结构中的第一介质层延伸至所述栅极互连结构上，形成所述栅极压焊结构与所述栅极互连结构之间的第二隔离介质层。
16、可选地，所述第二隔离介质层的厚度为1微米～2微米。
17、可选地，所述第一区域、所述第二区域和所述第三区域构成有源区，所述第二区域位于所述有源区的边缘，所述第二区域的面积占所述有源区的面积的5％～8％，所述第三区域位于所述第一区域与所述第二区域之间，所述第三区域的面积占所述有源区的面积不足1％。
18、可选地，所述第二区域的栅极压焊结构用于压焊键合。
19、可选地，还包括源极压焊结构，所述源极压焊结构位于第一区域，与所述源极互连结构电连接；所述源极互连结构包括位于第一区域的第一部分和位于第二区域的第二部分；所述源极压焊结构位于所述源极互连结构的第一部分的表面，所述栅极压焊结构位于所述源极互连结构的第二部分上方。
20、可选地，所述vdmos器件为碳化硅基vdmos器件。
21、根据本发明的另一方面，提供一种vdmos器件的制备方法，包括：在第一区域和第二区域的半导体层形成多个元胞结构；形成源极互连结构和栅极互连结构，源极互连结构位于第一区域和第二区域，与每个元胞结构的源极电极电连接；栅极互连结构位于第三区域，与每个元胞结构的栅极导体电连接；以及在第二区域和第三区域形成栅极压焊结构，所述栅极压焊结构与所述栅极互连结构电连接；其中，在形成源极互连结构与栅极压焊结构之间还包括在第二区域形成隔离结构的步骤，所述栅极压焊结构经由隔离结构与所述源极互连结构以及所述源极互连结构下方的第二区域的元胞结构隔离。
22、可选地，形成所述半导体层的方法包括在衬底上形成外延层，所述衬底作为所述vdmos器件的漏区；形成多个元胞结构包括：在所述半导体层中形成体区；在所述体区中形成源区；在所述体区中形成接触区，所述接触区与所述源区邻接；在所述半导体层的表面形成栅介质层；在所述栅介质层的表面形成栅极导体；形成源极电极，所述源极电极经由所述接触区与所述源区电连接；以及形成漏极电极，所述漏极电极位于所述衬底远离所述外延层的表面，与所述衬底电连接。
23、可选地，还包括形成层间介质层的步骤，所述层间介质层覆盖所述栅介质层和所述栅极导体的表面；所述源极电极贯穿所述层间介质层、所述栅介质层与所述接触区接触。
24、可选地，在形成栅极压焊结构的同时形成源极压焊结构，所述源极压焊结构位于第一区域，与所述源极互连结构电连接；所述源极互连结构包括位于第一区域的第一部分和位于第二区域的第二部分；所述源极压焊结构位于所述源极互连结构的第一部分的表面，所述栅极压焊结构位于所述源极互连结构的第二部分上方。
25、可选地，形成源极互连结构和栅极互连结构以及隔离结构的方法包括：在所述层间介质层上形成金属层；刻蚀金属层，形成相互隔离的源极互连结构和栅极互连结构；形成第一介质层，第一介质层覆盖所述源极互连结构的第二部分，构成隔离结构。
26、可选地，形成源极互连结构和栅极互连结构以及隔离结构的方法包括：在所述层间介质层上形成金属层；在所述第二区域的金属层上形成至少一层第二介质层；刻蚀金属层，形成相互隔离的源极互连结构和栅极互连结构；在所述第二介质层上形成第一介质层，第二区域的第一介质层与至少一层第二介质层共同构成隔离结构，相邻的两层介质层中，上层的介质层完全覆盖下层的介质层，多层介质层的面积由下至上依次增大，多层介质层形成至少两级台阶。
27、可选地，所述隔离结构包括n层介质层，n层介质层形成n级台阶，其中，n级台阶由下至上依次为：第一级台阶、……、第i级台阶、……、第n级台阶，第i级台阶的边缘与中心的距离小于第i-1级台阶的边缘与中心的距离，2≤i≤n，n≥2，i和n均为正整数。
28、可选地，所述隔离结构包括第一介质层和两层第二介质层，第一层第二介质层位于所述源极互连结构上并覆盖部分所述源极互连结构，第二层第二介质层完全覆盖所述第一层第二介质层并延伸覆盖部分所述源极互连结构，第一介质层完全覆盖所述第二层第二介质层并延伸覆盖部分所述源极互连结构；所述第一介质层的厚度为1微米～2微米；所述第一层第二介质层的厚度为1微米～3微米；所述第二层第二介质层的厚度为1微米～3微米。
29、可选地，所述隔离结构的总厚度为3微米～8微米。
30、可选地，所述第一介质层延伸至所述源极互连结构和栅极互连结构之间，形成隔离所述源极互连结构和栅极互连结构的第一隔离介质层。
31、可选地，还包括在所述半导体层的第三区域形成栅极布线的步骤；所述栅介质层延伸至所述第三区域的半导体层的表面，所述栅极布线位于第三区域的栅介质层上；所述层间介质层还覆盖所述栅极布线，所述栅极互连结构经由栅极布线与每个元胞结构的栅极导体电连接。
32、可选地，所述栅极压焊结构延伸至所述第三区域的栅极互连结构上方，与所述栅极互连结构电连接。
33、可选地，所述第一区域、所述第二区域和所述第三区域构成有源区，所述第二区域位于所述有源区的边缘，所述第二区域的面积占所述有源区的面积的5％～8％，所述第三区域位于所述第一区域与所述第二区域之间，所述第三区域的面积占所述有源区的面积不足1％。
34、可选地，所述第二区域的栅极压焊结构用于压焊键合。
35、可选地，所述第一介质层延伸至所述栅极互连结构表面，形成所述栅极压焊结构与所述栅极互连结构之间的第二隔离介质层，栅极压焊结构经由贯穿所述第二隔离介质的连接结构与栅极互连结构电连接。
36、可选地，所述第二隔离介质层的厚度为1微米～2微米。
37、可选地，所述vdmos器件为碳化硅基vdmos器件。
38、本实施例中，通过在栅极压焊结构和源极互连结构之间设置隔离结构，使得栅极压焊结构下方也可设置元胞结构，实现栅极压焊结构区域的有效利用，使得vdmos器件在版图面积不变的情况下增加了元胞数量，可容纳更多的载流子通过，从而减小了导通电阻，进一步提升器件性能。
39、进一步地，本技术实施例中，隔离结构包括一层或者多层的介质层，形成了厚隔离层，从而降低了栅极压焊结构打线键合时对其下方的元胞结构的影响。
40、进一步地，隔离结构的多层介质层的面积由下至上依次增大，通过设置不同面积的介质层，以形成至少两级台阶，且台阶的面积由下至上依次递减的隔离结构，从而降低每级台阶的高度，以减小台阶侧壁处的栅极压焊结构的厚度，避免台阶处的栅极压焊结构发生断裂。
41、进一步地，若将隔离结构的多层介质层的面积设置为由下至上依次减小，由于多层介质层的材质相同，上层介质层刻蚀的过程中通常会发生过刻蚀，即上层介质层的刻蚀过程中通常会同时刻蚀掉部分的下层介质层，造成每级台阶的高度差增大，使台阶处的栅极压焊结构容易发生断裂。本实施例中，隔离结构的多层介质层的面积由下至上依次增大，多层介质层中的上层介质层完全覆盖下层介质层，并延伸覆盖部分源极互连结构上，使得每层介质层刻蚀的过程中，均以源极互连结构作为刻蚀的阻挡层，使得每级台阶的高度均匀，避免台阶处的栅极压焊结构发生断裂。
42、进一步地，本技术实施例中，将栅极布线以及栅极互连结构设置于第三区域，将栅极布线以及栅极互连结构与隔离结构分开设置，以防止将栅极压焊结构与栅极互连结构导电连接的过程刻蚀较厚的隔离结构。本技术中，栅极压焊结构与栅极互连结构之间设置较薄的第二隔离介质层，在形成连接结构的过程中，减少了刻蚀时间。
43、进一步地，本技术实施例中，相对于第一区域和第二区域，第三区域的面积较小，将栅极互连结构设置于区别于第一区域和第二区域的第三区域，不会影响vdmos器件的元胞结构的密度。
1.一种vdmos器件，包括：
2.根据权利要求1所述的vdmos器件，其中，所述隔离结构包括一层或者多层层叠的介质层。
3.根据权利要求1所述的vdmos器件，其中，所述隔离结构包括多层层叠的介质层，相邻的两层介质层中，上层的介质层完全覆盖下层的介质层，多层介质层的面积由下至上依次增大，多层介质层形成至少两级台阶。
4.根据权利要求3所述的vdmos器件，其中，所述隔离结构包括n层介质层，n层介质层形成n级台阶，其中，n级台阶由下至上依次为：第一级台阶、……、第i级台阶、……、第n级台阶，第i级台阶的边缘与中心的距离小于第i-1级台阶的边缘与中心的距离，2≤i≤n，n≥2，i和n均为正整数。
5.根据权利要求3所述的vdmos器件，其中，所述隔离结构包括第一介质层和两层第二介质层，第一层第二介质层位于所述源极互连结构上并覆盖部分所述源极互连结构，第二层第二介质层完全覆盖所述第一层第二介质层并延伸覆盖部分所述源极互连结构，第一介质层完全覆盖所述第二层第二介质层并延伸覆盖部分所述源极互连结构；
6.根据权利要求1～5任一项所述的vdmos器件，其中，所述隔离结构的总厚度为3微米～8微米。
7.根据权利要求1～5任一项所述的vdmos器件，其中，所述半导体层包括衬底以及位于衬底上的外延层，所述衬底作为所述vdmos器件的漏区；
8.根据权利要求7所述的vdmos器件，其中，所述vdmos器件还包括层间介质层，所述层间介质层覆盖所述栅介质层和所述栅极导体的表面；所述源极电极贯穿所述层间介质层、所述栅介质层与所述接触区接触。
9.根据权利要求8所述的vdmos器件，其中，所述源极互连结构和所述栅极互连结构位于所述层间介质层上，所述源极互连结构和所述栅极互连结构相互分离并且经由第一隔离介质层隔离。
10.根据权利要求9所述的vdmos器件，其中，所述隔离结构中的第一介质层延伸至所述源极互连结构和所述栅极互连结构之间，形成所述源极互连结构和所述栅极互连结构之间的第一隔离介质层。
11.根据权利要求8所述的vdmos器件，其中，所述栅介质层延伸至所述第三区域的半导体层的表面；
12.根据权利要求11所述的vdmos器件，其中，所述栅极压焊结构延伸至所述第三区域的栅极互连结构上方，与所述栅极互连结构电连接。
13.根据权利要求12所述的vdmos器件，其中，延伸至栅极互连结构上方的栅极压焊结构与栅极互连结构之间设置有第二隔离介质层，栅极压焊结构经由贯穿所述第二隔离介质层的连接结构与栅极互连结构电连接。
14.根据权利要求13所述的vdmos器件，其中，所述隔离结构中的第一介质层延伸至所述栅极互连结构上，形成所述栅极压焊结构与所述栅极互连结构之间的第二隔离介质层。
15.根据权利要求13所述的vdmos器件，其中，所述第二隔离介质层的厚度为1微米～2微米。
16.根据权利要求1所述的vdmos器件，其中，所述第一区域、所述第二区域和所述第三区域构成有源区，所述第二区域位于所述有源区的边缘，所述第二区域的面积占所述有源区的面积的5％～8％，所述第三区域位于所述第一区域与所述第二区域之间，所述第三区域的面积占所述有源区的面积不足1％。
17.根据权利要求1所述的vdmos器件，其中，所述第二区域的栅极压焊结构用于压焊键合。
18.根据权利要求1所述的vdmos器件，其中，还包括源极压焊结构，所述源极压焊结构位于第一区域，与所述源极互连结构电连接；
19.根据权利要求1所述的vdmos器件，其中，所述vdmos器件为碳化硅基vdmos器件。
20.一种vdmos器件的制备方法，包括：
21.根据权利要求20所述的方法，其中，形成所述半导体层的方法包括在衬底上形成外延层，所述衬底作为所述vdmos器件的漏区；
22.根据权利要求21所述的方法，其中，还包括形成层间介质层的步骤，所述层间介质层覆盖所述栅介质层和所述栅极导体的表面；所述源极电极贯穿所述层间介质层、所述栅介质层与所述接触区接触。
23.根据权利要求22所述的方法，其中，在形成栅极压焊结构的同时形成源极压焊结构，所述源极压焊结构位于第一区域，与所述源极互连结构电连接；
24.根据权利要求23所述的方法，其中，形成源极互连结构和栅极互连结构以及隔离结构的方法包括：
25.根据权利要求23所述的方法，其中，形成源极互连结构和栅极互连结构以及隔离结构的方法包括：
26.根据权利要求25所述的方法，其中，所述隔离结构包括n层介质层，n层介质层形成n级台阶，其中，n级台阶由下至上依次为：第一级台阶、……、第i级台阶、……、第n级台阶，第i级台阶的边缘与中心的距离小于第i-1级台阶的边缘与中心的距离，2≤i≤n，n≥2，i和n均为正整数。
27.根据权利要求25所述的方法，其中，所述隔离结构包括第一介质层和两层第二介质层，第一层第二介质层位于所述源极互连结构上并覆盖部分所述源极互连结构，第二层第二介质层完全覆盖所述第一层第二介质层并延伸覆盖部分所述源极互连结构，第一介质层完全覆盖所述第二层第二介质层并延伸覆盖部分所述源极互连结构；
28.根据权利要求20～27任一项所述的方法，其中，所述隔离结构的总厚度为3微米～8微米。
29.根据权利要求24或25所述的方法，其中，所述第一介质层延伸至所述源极互连结构和栅极互连结构之间，形成隔离所述源极互连结构和栅极互连结构的第一隔离介质层。
30.根据权利要求22所述的方法，其中，还包括在所述半导体层的第三区域形成栅极布线的步骤；
31.根据权利要求30所述的方法，其中，所述栅极压焊结构延伸至所述第三区域的栅极互连结构上方，与所述栅极互连结构电连接。
32.根据权利要求20所述的方法，其中，所述第一区域、所述第二区域和所述第三区域构成有源区，所述第二区域位于所述有源区的边缘，所述第二区域的面积占所述有源区的面积的5％～8％，所述第三区域位于所述第一区域与所述第二区域之间，所述第三区域的面积占所述有源区的面积不足1％。
33.根据权利要求20所述的方法，其中，所述第二区域的栅极压焊结构用于压焊键合。
34.根据权利要求24或25所述的方法，其中，所述第一介质层延伸至所述栅极互连结构表面，形成所述栅极压焊结构与所述栅极互连结构之间的第二隔离介质层，栅极压焊结构经由贯穿所述第二隔离介质的连接结构与栅极互连结构电连接。
35.根据权利要求34所述的方法，其中，所述第二隔离介质层的厚度为1微米～2微米。
36.根据权利要求20所述的方法，其中，所述vdmos器件为碳化硅基vdmos器件。
