本发明涉及半导体，具体涉及一种半导体器件及其制作方法。
背景技术：
1、由于半导体器件的高价值和广泛应用，防伪技术在现代半导体器件有重要的应用。防伪技术的应用可以防止假冒伪劣的半导体器件的出现，保护知识产权，确保半导体器件的可追溯性和品质，还能更加高效快速地识别半导体器件的型号、批次、等级等信息。
2、然而，目前的防伪技术容易被仿制或篡改，半导体器件的防伪效果不佳，导致半导体器件的可靠度降低。
技术实现思路
1、本发明要解决的技术问题在于如何克服现有技术中半导体器件的可靠度低的缺陷。
2、为了解决上述技术问题，本发明提供一种半导体器件，包括：半导体衬底；位于所述半导体衬底沿第一方向的一侧的防伪结构，所述防伪结构包括沿所述第一方向层叠的多层干涉层，所述干涉层中具有防伪图案，相邻所述干涉层的折射率不相同；其中，所述第一方向垂直于所述半导体衬底的表面。
3、可选的，所述多层干涉层包括层叠的第一干涉层和第二干涉层，所述第二干涉层和所述第一干涉层的折射率不相同；所述第二干涉层中具有所述防伪图案。
4、可选的，所述第一干涉层的层数大于或等于两层，所述第一干涉层和所述第二干涉层交替层叠。
5、可选的，所述半导体衬底包括芯片区，所述芯片区包括防伪区和位于所述防伪区周围的器件主体区；其中，所述第一干涉层位于所述防伪区沿所述第一方向的一侧；所述第二干涉层位于所述防伪区沿所述第一方向的一侧且未延伸至所述器件主体区沿所述第一方向的一侧。
6、可选的，所述第一干涉层的材料包括二氧化硅，所述第二干涉层的材料包括二氧化钛。
7、可选的，所述第一干涉层的厚度为35nm～45nm，所述第二干涉层的厚度为155nm～160nm。
8、可选的，所述半导体衬底包括多个间隔设置的芯片区；所述防伪结构的数量为多个；多个所述防伪结构分别位于所述芯片区的部分区域沿所述第一方向的一侧。
9、本发明还提供一种半导体器件的制作方法，包括：在半导体衬底沿第一方向的一侧形成防伪结构；其中，所述防伪结构包括沿所述第一方向层叠的多层干涉层，所述干涉层中具有防伪图案，相邻所述干涉层的折射率不相同；所述第一方向垂直于所述半导体衬底的表面。
10、可选的，在所述半导体衬底沿所述第一方向的一侧形成所述防伪结构的过程包括：在所述半导体衬底沿所述第一方向的一侧形成层叠的第一干涉层和第二干涉层，所述第二干涉层和所述第一干涉层的折射率不相同；所述第二干涉层中具有所述防伪图案。
11、可选的，所述第一干涉层的层数大于或等于两层；在所述半导体衬底沿所述第一方向的一侧形成所述防伪结构的过程包括：形成交替层叠的所述第一干涉层和所述第二干涉层。
12、可选的，所述半导体衬底包括芯片区，所述芯片区包括防伪区和位于所述防伪区周围的器件主体区；其中，在所述半导体衬底沿所述第一方向的一侧形成层叠的所述第一干涉层和所述第二干涉层的过程包括：在所述防伪区沿所述第一方向的一侧形成第一干涉层；在所述防伪区沿所述第一方向的一侧形成第二干涉层，所述第二干涉层未延伸至所述器件主体区沿所述第一方向的一侧。
13、可选的，在所述防伪区沿所述第一方向的一侧形成所述第二干涉层，所述第二干涉层未延伸至所述器件主体区沿第一方向的一侧，包括:在所述防伪区和所述器件主体区沿所述第一方向的一侧形成第二初始干涉层；去除位于所述器件主体区沿所述第一方向的一侧的所述第二初始干涉层、以及去除所述防伪区沿所述第一方向的一侧的部分所述第二初始干涉层，形成所述第二干涉层，所述第二干涉层中具有位于所述防伪区沿所述第一方向的一侧的所述防伪图案。
14、可选的，所述半导体衬底包括多个间隔设置的芯片区；在所述半导体衬底沿所述第一方向的一侧形成防伪结构，包括：在每个所述芯片区的部分区域沿所述第一方向的一侧分别形成所述防伪结构。
15、可选的，还包括：根据每层所述干涉层的预设参数获取所述防伪结构的特征矩阵，所述干涉层的预设参数包括所述干涉层的厚度和所述干涉层的折射率；根据所述特征矩阵获取所述防伪结构的反射系数；在所述半导体衬底沿所述第一方向的一侧形成防伪结构，包括：当所述反射系数小于或等于阈值时，根据每层所述干涉层的预设参数形成所述防伪结构。
16、可选的，所述阈值为0.05。
17、本发明技术方案具有以下技术效果：
18、本发明技术方案提供的半导体器件，半导体器件包括半导体衬底以及位于半导体衬底沿第一方向的一侧层叠设置的多层干涉层，相邻干涉层的折射率不相同。利用薄膜干涉的原理，当有光经过多层干涉层时，光在多层干涉层之间相互干涉，通过调整干涉层的参数，例如厚度参数和折射率参数，采用一定波长和一定角度的光照射至防伪结构中的防伪图案时会发生干涉相消，而光照射至防伪图案周围时会产生反射光，防伪结构中的防伪图案区域相较防伪图案周围的区域较暗。这样，光在一定波长和一定角度下能看到防伪图案，防伪图案不容易被仿制或篡改，提高半导体器件的防伪效果，提高了半导体器件的可靠度。
19、进一步地，半导体衬底包括多个间隔设置的芯片区；防伪结构的数量为多个；多个防伪结构分别位于芯片区沿所述第一方向的一侧的部分区域。多个防伪结构同时制作，能够实现量产，提高半导体器件的生产效率、且降低成本。
1.一种半导体器件，其特征在于，包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述多层干涉层包括层叠的第一干涉层和第二干涉层，所述第二干涉层和所述第一干涉层的折射率不相同；所述第二干涉层中具有所述防伪图案。
3.根据权利要求2所述的半导体器件，其特征在于，所述第一干涉层的层数大于或等于两层，所述第一干涉层和所述第二干涉层交替层叠。
4.根据权利要求2所述的半导体器件，其特征在于，所述半导体衬底包括芯片区，所述芯片区包括防伪区和位于所述防伪区周围的器件主体区；
5.根据权利要求2所述的半导体器件，其特征在于，所述第一干涉层的材料包括二氧化硅，所述第二干涉层的材料包括二氧化钛。
6.根据权利要求2所述的半导体器件，其特征在于，所述第一干涉层的厚度为35nm～45nm，所述第二干涉层的厚度为155nm～160nm。
7.根据权利要求1所述的半导体器件，其特征在于，所述半导体衬底包括多个间隔设置的芯片区；所述防伪结构的数量为多个；多个所述防伪结构分别位于所述芯片区的部分区域沿所述第一方向的一侧。
8.一种半导体器件的制作方法，其特征在于，包括：
9.根据权利要求8所述的半导体器件的制作方法，其特征在于，在所述半导体衬底沿所述第一方向的一侧形成所述防伪结构的过程包括：在所述半导体衬底沿所述第一方向的一侧形成层叠的第一干涉层和第二干涉层，所述第二干涉层和所述第一干涉层的折射率不相同；所述第二干涉层中具有所述防伪图案。
10.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述第一干涉层的层数大于或等于两层；在所述半导体衬底沿所述第一方向的一侧形成所述防伪结构的过程包括：形成交替层叠的所述第一干涉层和所述第二干涉层。
11.根据权利要求10所述的半导体器件的制作方法，其特征在于，所述半导体衬底包括芯片区，所述芯片区包括防伪区和位于所述防伪区周围的器件主体区；
12.根据权利要求11所述的半导体器件的制作方法，其特征在于，在所述防伪区沿所述第一方向的一侧形成所述第二干涉层，所述第二干涉层未延伸至所述器件主体区沿所述第一方向的一侧，包括:
13.根据权利要求8所述的半导体器件的制作方法，其特征在于，所述半导体衬底包括多个间隔设置的芯片区；
14.根据权利要求8所述的半导体器件的制作方法，其特征在于，还包括：
15.根据权利要求14所述的半导体器件的制作方法，其特征在于，所述阈值为0.05。
