本发明涉及pxie总线，尤其涉及一种pxie总线多模块多通道信号同步发生方法。
背景技术：
1、随着集成电路(integrated circuit,ic)技术的快速发展，ic管脚数量越来越多，工作速度越来越快，进而对ic测试设备提出了更高的要求。pxie总线测试系统由于其标准化、通用性、成熟度高，在ic测试设备中占有一席之地。但是，由于该pxie总线测试系统的尺寸限制，通常需要多块相同的测试模块来组成更多的测试通道，以对管脚数量多的ic进行测试。当被测ic工作速度较低时，对测试通道的同步性要求往往不高；但是，当被测ic工作速度较高且达到100mhz以上时，测试周期将会达到10ns以下，不同通道间信号的同步精度要求达到1ns以下甚至500ps以下，其同步精度要求较高。
2、由于使用软件控制多个模块运行是根据模块不同的地址空间顺序执行的，测试时间与软件指令执行时间相关，时间间隔相差很大，因此软件控制不能用于多个模块间的同步控制。为了达到较高的同步精度，只能通过硬件触发的方式启动多个模块的测试。pxie机箱背板提供了8根ttl触发线，结合背板提供的10mhz参考时钟进行触发信号采集，可用于外设模块间的触发同步，但由于ttl触发线并没有做等长设计，机箱不同槽位间触发信号偏斜较大(达到ns级)，因此若没有特殊的设计方法，ttl触发线仅能在低速测试系统中用于多个模块间的触发同步，同步精度在几ns到几十ns之间，其中背板信号连接关系如图1所示。
3、为实现较高的同步精度，现有技术通常是利用插在pxie机箱系统定时槽内的同步触发模块来产生星型触发信号，通过该星型触发信号来实现多模块多通道间信号的同步，这一方式的背板信号连接关系如图2所示，其中，系统定时槽到每个外设槽连接有1根星型触发线，由于背板做了等长设计，进而星型触发线到每个外设槽的长度相差很小，不同槽位间偏斜小于250ps，每个外设模块几乎在同一时刻接收到触发信号，再结合背板提供的10mhz参考时钟进行触发信号采集，采样结果同步到工作时钟域后即可用来进行多通道信号的同步发生，同步精度一般可达到几百ps。
4、但是，上述现有的信号同步方式仍存在一定的问题：上述通过pxie机箱背板8根ttl触发线结合10mhz参考时钟进行信号同步的方法，多通道间信号同步精度低，只适用于低速测试系统中的信号同步；上述通过pxie机箱系统定时槽内的同步触发模块产生的星型触发信号结合10mhz参考时钟进行信号同步的方法，其虽然可以达到较高的同步精度，但是这一方法需要额外的同步触发模块，产品价格较高，测试成本高。
技术实现思路
1、为解决上述现有技术的不足，本发明提供了一种pxie总线多模块多通道信号同步发生方法，基于pxie机箱背板的100mhz系统参考时钟、10mhz参考时钟、8根ttl触发线及fpga，设计了独特的同步方式，通过这一方式可实现不同模块、不同通道间信号的同步精度达到500ps以内，且不使用额外同步触发硬件资源，有效节省测试成本。
2、本发明提供了一种pxie总线多模块多通道信号同步发生方法。
3、一种pxie总线多模块多通道信号同步发生方法，基于pxie机箱背板的100mhz系统参考时钟、10mhz参考时钟、8根ttl触发线和fpga实现，该方法包括：
4、设置接入pxie机箱的多个外设模块中的任一模块为主模块，其余模块为从模块；
5、主模块fpga产生时钟同步信号和运行信号，两信号分别经过10mhz参考时钟同步后，再同时发送至所有模块fpga；
6、在每一模块fpga中，接收的时钟同步信号和运行信号分别经过10mhz参考时钟的同步后，结合100mhz系统参考时钟和fpga中的锁相环pll、分频器，分别用于同步该模块中功能电路的工作时钟和测试运行信号；基于同步的工作时钟和测试运行信号，功能电路输出多通道同步信号。
7、进一步的技术方案，8根ttl触发线通过背板连接到所有外设槽位。
8、进一步的技术方案，10mhz参考时钟通过等长线连接到所有外设槽位，槽位间偏斜小于1ns；100mhz系统参考时钟通过等长线连接到所有外设槽位，槽位间偏斜小于100ps。
9、进一步的技术方案，主模块fpga产生一个时钟同步信号和一个运行信号，该时钟同步信号和运行信号分别通过背板的10mhz参考时钟和d触发器同步输出后，通过触发路由选择8根ttl触发线中的任一根，再经输出buffer传输至相应的背板触发线，并由背板触发线将时钟同步信号和运行信号同时发送至所有模块。
10、进一步的技术方案，在每一模块fpga中，背板的100mhz系统参考时钟进入fpga并经过锁相环pll和分频器，结合经过10mhz参考时钟同步后时钟同步信号，生成同步的功能电路工作时钟；运行信号经过10mhz参考时钟同步后，作为功能电路的测试运行信号；基于同步的工作时钟和测试运行信号，功能电路输出多通道同步信号。
11、进一步的技术方案，针对每一从模块fpga，包括：
12、从模块fpga通过背板触发线接收到时钟同步信号，该时钟同步信号通过10mhz参考时钟和d触发器同步后，作为分频器的复位信号；
13、背板的100mhz系统参考时钟进入该从模块fpga的锁相环pll，产生同相高频时钟；
14、同相高频时钟和复位信号共同进入分频器，分频器输出功能电路的工作时钟。
15、进一步的技术方案，还包括：
16、从模块fpga通过背板触发线接收到运行信号，该运行信号通过10mhz参考时钟和d触发器同步后，作为功能电路的测试运行信号；
17、将同步的工作时钟和测试运行信号共同输入至功能电路，输出多通道同步信号。
18、进一步的技术方案，针对主模块fpga，包括：
19、主模块fpga输出时钟同步信号发送至各个从模块的同时，该信号也通过主模块fpga中的输入buffer传输至主模块fpga；
20、接收的时钟同步信号通过10mhz参考时钟和d触发器同步后，作为分频器的复位信号；
21、背板的100mhz系统参考时钟进入该主模块fpga的锁相环pll，产生同相高频时钟；
22、同相高频时钟和复位信号共同进入分频器，分频器输出功能电路的工作时钟。
23、进一步的技术方案，还包括：
24、主模块fpga输出运行信号发送至各个从模块的同时，该信号也通过主模块fpga中的输入buffer传输至主模块fpga；
25、接收的运行信号通过10mhz参考时钟和d触发器同步后，作为功能电路的测试运行信号；
26、将同步的工作时钟和测试运行信号共同输入至功能电路，输出多通道同步信号。
27、进一步的技术方案，所述方法适用于pxie总线多个数字、模拟或其他相同用途测试模块的信号同步发生。
28、以上一个或多个技术方案存在以下有益效果：
29、本发明提供了一种pxie总线多模块多通道信号同步发生方法，基于pxie机箱背板的100mhz系统参考时钟、10mhz参考时钟、8根ttl触发线及fpga实现，通过对外设模块进行主从模块的预先设置，主模块fpga产生的时钟同步信号和运行信号分别经过10mhz参考时钟同步后，同时发送至所有模块fpga，在每一模块fpga中，接收的时钟同步信号和运行信号通过10mhz参考时钟、100mhz系统参考时钟、fpga中的锁相环pll和分频器，分别同步该模块中功能电路的工作时钟和测试运行信号，以此实现每一模块的信号高精度同步；通过这一方式可实现不同模块、不同通道间信号的同步精度达到500ps以内，且不使用额外同步触发硬件资源，有效节省测试成本。
1.一种pxie总线多模块多通道信号同步发生方法，其特征是，基于pxie机箱背板的100mhz系统参考时钟、10mhz参考时钟、多根ttl触发线和fpga实现，该方法包括：
2.如权利要求1所述的一种pxie总线多模块多通道信号同步发生方法，其特征是，多根ttl触发线通过背板连接到所有外设槽位。
3.如权利要求1所述的一种pxie总线多模块多通道信号同步发生方法，其特征是，10mhz参考时钟通过等长线连接到所有外设槽位，槽位间偏斜小于1ns；100mhz系统参考时钟通过等长线连接到所有外设槽位，槽位间偏斜小于100ps。
4.如权利要求1所述的一种pxie总线多模块多通道信号同步发生方法，其特征是，主模块fpga产生一个时钟同步信号和一个运行信号，该时钟同步信号和运行信号分别通过背板的10mhz参考时钟和d触发器同步输出后，通过触发路由选择多根ttl触发线中的任一根，再经输出buffer传输至相应的背板触发线，并由背板触发线将时钟同步信号和运行信号同时发送至所有模块。
5.如权利要求1所述的一种pxie总线多模块多通道信号同步发生方法，其特征是，在每一模块fpga中，背板的100mhz系统参考时钟进入fpga并经过锁相环pll和分频器，结合经过10mhz参考时钟同步后时钟同步信号，生成同步的功能电路工作时钟；运行信号经过10mhz参考时钟同步后，作为功能电路的测试运行信号；基于同步的工作时钟和测试运行信号，功能电路输出多通道同步信号。
6.如权利要求5所述的一种pxie总线多模块多通道信号同步发生方法，其特征是，针对每一从模块fpga，包括：
7.如权利要求6所述的一种pxie总线多模块多通道信号同步发生方法，其特征是，还包括：
8.如权利要求5所述的一种pxie总线多模块多通道信号同步发生方法，其特征是，针对主模块fpga，包括：
9.如权利要求8所述的一种pxie总线多模块多通道信号同步发生方法，其特征是，还包括：
10.如权利要求1所述的一种pxie总线多模块多通道信号同步发生方法，其特征是，所述方法适用于pxie总线多个数字、模拟或其他相同用途测试模块的信号同步发生。
