一种提高MOS器件耐压的方法与流程

专利2025-06-09  60


本发明涉mos器件,特别涉及一种提高mos器件耐压的方法。


背景技术:

1、mos器件是一种广泛应用于电子电路中的半导体器件。它们以其高效能、低功耗和小型化的优势,在数字、模拟和射频电路中得到广泛应用。为了增加mos器件在高电压下的应用,以及提高其使用时的可靠性,会提高mos器件的耐压能力。

2、现有的提高mos器件耐压能力的方法多是增大沟道长度来实现,而只是增加沟道的长度改变使得mos器件的耐压调整具有上限,且一味地增大沟道长度也会使得mos器件的性能受到影响,这样的增压方式使得对mos器件的改性效果不明显,因此提出一种提高mos器件耐压的方法。


技术实现思路

1、本发明的目的在于提供一种提高mos器件耐压的方法,以解决上述背景技术中提出的问题。

2、为实现上述目的,本发明提供如下技术方案:一种提高mos器件耐压的方法,所述提高方法包括以下几个步骤:

3、s1,首先进行衬底材料的选取,即选用高能带隙材料作为衬底材料,同时设置第一绝缘层;

4、s2,选择栅极材料并制备栅极,并在栅极和通道之间均设置第二绝缘层,同时调整栅极的宽度;

5、s3,进行分级电压配置,结合s1和s2的材料制备多级mos结构,调节相邻栅极之间的距离,调节完成后进行栅极电场分布模拟,之后再使用电路仿真测试各级mos结构的电压;

6、s4,在进行源极和漏极设置时调整掺杂工艺参数,并使用高温退火工艺,控制源极和漏极电导率;

7、s5,调整多级mos结构之间的距离,并结合距离设置进行布线连接调整,调整完成之后进行电磁仿真;

8、s6,进行mos器件的耐压测试,然后结合测试数据进行进一步的优化设计。

9、优选的,所述衬底材料包括硅、硅锗、绝缘体上硅、氮化镓、碳化硅、氧化铟镓和镓氧化物中的一种或多种。

10、优选的,所述s1中第一绝缘层的制备材料包括铪氧化物、铝氧化物、钛氧化物、铬氧化物、氮化硅和氮化铝中的一种或多种,所述第一绝缘层的设置厚度为3-9nm。

11、优选的,所述栅极的制备材料包括多晶硅、金属栅、氧化硅和高k介质中的一种或多种,且所述栅极制备的过程中进行栅极形状和布局优化并进行掺杂处理,其中,栅极结构采用平坦化结构设计,栅极宽度和间距的调整内容包括栅极自身宽度的设计和相邻栅极之间的距离,所述第二绝缘层为氧化铝。

12、优选的,所述栅极与第二绝缘层采用薄膜沉积技术进行组合。

13、优选的,所述第二绝缘层的设置用于减小沟道的宽度,所述沟道的宽度计算公式为:

14、w=wa-2wd                       (1);

15、其中,wa表示相邻栅极之间的距离,wd表示第二绝缘层位于沟道与栅极之间的距离。

16、优选的,所述多级mos结构的设计用于将电压分散到多个级别上,设计时计算每一级的电压并选择对应的衬底材料和栅极材料以及结构,设计完成之后进行电路仿真,验证所计算的电压。

17、优选的,所述源极和漏极所使用的掺杂剂为磷和硼,且根据器件的类型进行选择;

18、在源极和漏极中部区域使用低掺杂浓度,在源极和漏极附近设计高掺杂浓度的缓冲区,同时在源极和漏极设置中采用渐变掺杂的方法逐渐增加掺杂浓度。

19、优选的,所述多级mos结构距离调节和布线调整的限制内容包括电气特性、工艺限制、热管理、层次化布局、使用通孔、信号完整性、差分对布线和电源接地的布局。

20、优选的,所述mos器件的耐压测试方法包括静态耐压测试方法和动态耐压测试;

21、所述mos器件的耐压测试参数内容包括电压范围、测试时间和环境条件。

22、本发明的技术效果和优点:

23、本方明在进行mos器件耐压能力提升的方法包括设置第一绝缘层和第二绝缘层、选择衬底材料和栅极材料、进行电压分级配置,调整掺杂工艺以及调整多级mos结构之间的距离共同实现,通过上述方法之间的结合,使得进行mos器件耐压改性操作起来更加的灵活,同时利用多种调节的方式使得mos器件改性实施效果更加的明显,利用本发明的方式,能够在保障mos器件功能完整性的前提下,尽可能的完成耐压改性,以此使得本方案制备出的mos器件高压使用下性能更稳定。



技术特征:

1.一种提高mos器件耐压的方法,其特征在于,所述提高方法包括以下几个步骤:

2.根据权利要求1所述的一种提高mos器件耐压的方法,其特征在于,所述衬底材料包括硅、硅锗、绝缘体上硅、氮化镓、碳化硅、氧化铟镓和镓氧化物中的一种或多种。

3.根据权利要求1所述的一种提高mos器件耐压的方法,其特征在于,所述s1中第一绝缘层的制备材料包括铪氧化物、铝氧化物、钛氧化物、铬氧化物、氮化硅和氮化铝中的一种或多种,所述第一绝缘层的设置厚度为3-9nm。

4.根据权利要求1所述的一种提高mos器件耐压的方法,其特征在于,所述栅极的制备材料包括多晶硅、金属栅、氧化硅和高k介质中的一种或多种,且所述栅极制备的过程中进行栅极形状和布局优化并进行掺杂处理,其中,栅极结构采用平坦化结构设计,栅极宽度和间距的调整内容包括栅极自身宽度的设计和相邻栅极之间的距离,所述第二绝缘层为氧化铝。

5.根据权利要求4所述的一种提高mos器件耐压的方法,其特征在于,所述栅极与第二绝缘层采用薄膜沉积技术进行组合。

6.根据权利要求5所述的一种提高mos器件耐压的方法,其特征在于,所述第二绝缘层的设置用于减小沟道的宽度,所述沟道的宽度计算公式为:

7.根据权利要求1所述的一种提高mos器件耐压的方法,其特征在于,所述多级mos结构的设计用于将电压分散到多个级别上,设计时计算每一级的电压并选择对应的衬底材料和栅极材料以及结构,设计完成之后进行电路仿真,验证所计算的电压。

8.根据权利要求1所述的一种提高mos器件耐压的方法,其特征在于,所述源极和漏极所使用的掺杂剂为磷和硼,且根据器件的类型进行选择;

9.根据权利要求1所述的一种提高mos器件耐压的方法,其特征在于,所述多级mos结构距离调节和布线调整的限制内容包括电气特性、工艺限制、热管理、层次化布局、使用通孔、信号完整性、差分对布线和电源接地的布局。

10.根据权利要求1所述的一种提高mos器件耐压的方法,其特征在于,所述mos器件的耐压测试方法包括静态耐压测试方法和动态耐压测试;


技术总结
本发明公开了一种提高MOS器件耐压的方法,包括S1,首先进行衬底材料的选取;S2,选择栅极材料并制备栅极;S3,进行分级电压配置;S4,在进行源极和漏极设置时调整掺杂工艺参数;S5,调整多级MOS结构之间的距离;S6,进行MOS器件的耐压测试。本方明在进行MOS器件耐压能力提升的方法包括设置第一绝缘层和第二绝缘层、选择衬底材料和栅极材料、进行电压分级配置,调整掺杂工艺以及调整多级MOS结构之间的距离共同实现,通过上述方法之间的结合,使得进行MOS器件耐压改性操作起来更加的灵活,同时利用多种调节的方式使得MOS器件改性实施效果更加的明显,以此使得本方案制备出的MOS器件高压使用下性能更稳定。

技术研发人员:李国琪,左艳琼,何飞,姚磊
受保护的技术使用者:无锡光磊电子科技有限公司
技术研发日:
技术公布日:2024/11/11
转载请注明原文地址: https://tieba.8miu.com/read-14836.html

最新回复(0)