本发明涉及信号布线，尤其涉及一种基于ate的信号布线补偿阻抗控制方法。
背景技术：
1、芯片测试载板(ate)测试是针对芯片性能的测试，是芯片研发行业的一个细分领域。
2、信号传输通道的阻抗匹配控制是决定信号在互联传输过程中信号传输质量的一个关键因素，对高速信号来说阻抗控制尤为重要；芯片的bga封装尺寸越来越小；当芯片与其它设备互联的过程中(包括芯片和测试机台、芯片之间)，信号传输通道维持稳定的阻抗值，可以减少信号在传输过程中的反射、串扰和损耗，减少信号失真、提供信号的抗干扰能力；信号传输通道的阻抗匹配问题是信号互联通道设计的关键因子。
3、信号的传输速率在逐步增加，高速信号的速率如112gbps高速信号代表当前超高速信号传输方式，ate专门用于高速信号芯片的性能测试，ate是芯片测试过程中的必不可少的关键载体，是连接待测芯片和测试机台的媒介；ate测试板高速信号传输通道设计不良会对芯片测试结果的可靠性造成严重影响，导致测试失败。
4、ate设计面临的问题：
5、1、ate具有层数多、板厚大的特性，ate的线路设计、线路板设计，信号仿真和优化，生产加工，都不同于常规的pcb板；面对112gbps信号的芯片测试需求，会遇到以下问题：芯片总管脚数量大幅增加、芯片管脚间距大幅减小、芯片管脚之间的布线空间大幅减小、芯片高速管脚数量大幅增加、芯片高速管脚的性能指标大幅增加、ate测试板的多层数，高厚度对线路设计和性能影响很大、玻纤效应对高速信号影响不可忽视，以上几点问题都造成芯片需要进行112gbps信号线路设计及测试时难度大大提升，如果信号线路设计不佳，导致性能不佳，都会造成芯片测试效率低甚至测试失败。
技术实现思路
1、针对现有方法的不足，本发明解决现有的信号线路设计时未考虑补偿，影响信号线的性能，影响芯片测试效率的问题。
2、本发明所采用的技术方案是：一种基于ate的信号布线补偿阻抗控制方法包括以下步骤：
3、步骤一、获取待测芯片布线层中待绘制信号布线的上下相邻管脚位置；根据相邻管脚的管脚内距和信号布线的宽度得到相邻管脚的信号布线的中心点；
4、作为本发明的一种优选实施方式，管脚内距的公式为：
5、d1＝(a-2r1)/2 (1)
6、其中，a为管脚间距，r1为管脚的焊盘半径。
7、作为本发明的一种优选实施方式，管脚内距的公式为：
8、d1＝(a-2r2)/2 (2)
9、其中，a为管脚间距，r2为管脚的过孔半径。
10、作为本发明的一种优选实施方式，管脚内距大于安全距离的阈值。
11、步骤二、将所有相邻管脚的信号布线的中心点连线，绘制波浪线形的信号布线；
12、作为本发明的一种优选实施方式，在allegro pcb designer的规则设置工具中设置管脚内距，并利用布线工具生成波浪形的信号布线。
13、步骤三、对待测芯片布线层的信号布线进行铜箔补偿；并将待测芯片布线层的信号布线投影到待测芯片相邻层，根据投影的信号布线对待测芯片相邻层进行铜箔挖空；
14、作为本发明的一种优选实施方式，对待测芯片布线层的信号布线进行铜箔补偿包括：
15、步骤31、设置信号布线的上补偿量和下补偿量；
16、步骤32、以信号布线下垂直点为起点，沿着过孔上垂直线方向的上补偿量的长度设上补偿点，将若个上补偿点连接，得到上补偿线；
17、步骤33、以信号布线上垂直点为起点，沿着过孔下垂直线方向的下补偿量的长度设下补偿点，将若个下补偿点连接，得到下补偿线；
18、步骤34、将上补偿线和下补偿线之间的区域覆盖铜箔，设为上下补偿矩形铜箔。
19、作为本发明的一种优选实施方式，对待测芯片布线层的信号布线进行铜箔避让包括：
20、以过孔中心点为圆心，以挖空半径画圆，剔除与上下补偿矩形铜箔交集的铜箔，得到避让铜箔信号布线。
21、作为本发明的一种优选实施方式，根据投影的信号布线对待测芯片相邻层进行铜箔挖空包括：
22、以待测芯片相邻层的过孔中心点为圆心，以挖空半径画圆，剔除过孔周围的铜箔。
23、作为本发明的一种优选实施方式，基于ate的信号布线补偿阻抗控制系统，包括：存储器，用于存储可由处理器执行的指令；处理器，用于执行指令以实现基于ate的信号布线补偿阻抗控制方法。
24、作为本发明的一种优选实施方式，存储有计算机程序代码的计算机可读介质，计算机程序代码在由处理器执行时实现基于ate的信号布线补偿阻抗控制方法。
25、本发明的有益效果：
26、1、对信号布线的周围进行铜箔补偿，有效改善因为空间不足而使用较细的信号布线所导致的阻抗偏高的问题；
27、2、通过计算管脚内距与安全距离阈值进行比较，避免信号布线受到过孔的焊盘的信号线产生干扰的问题；
28、3、采用波浪形的信号布线，保障路径更加平滑，平滑的信号布线路径对高速信号的传输过程中产生的反射有抑制作用。
1.一种基于ate的信号布线补偿阻抗控制方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的基于ate的信号布线补偿阻抗控制方法，其特征在于，管脚内距的公式为：
3.根据权利要求1所述的基于ate的信号布线补偿阻抗控制方法，其特征在于，管脚内距的公式为：
4.根据权利要求2或3所述的基于ate的信号布线补偿阻抗控制方法，其特征在于，管脚内距大于安全距离的阈值。
5.根据权利要求1所述的基于ate的信号布线补偿阻抗控制方法，其特征在于，在allegro pcb designer的规则设置工具中设置管脚内距，并利用布线工具生成波浪形的信号布线。
6.根据权利要求1所述的基于ate的信号布线补偿阻抗控制方法，其特征在于，对待测芯片布线层的信号布线进行铜箔补偿包括：
7.根据权利要求6所述的基于ate的信号布线补偿阻抗控制方法，其特征在于，对待测芯片布线层的信号布线进行铜箔避让包括：
8.根据权利要求1所述的基于ate的信号布线补偿阻抗控制方法，其特征在于，根据投影的信号布线对待测芯片相邻层进行铜箔挖空包括：
9.基于ate的信号布线补偿阻抗控制系统，其特征在于，包括：存储器，用于存储可由处理器执行的指令；处理器，用于执行指令以实现如权利要求1-8任一项所述的基于ate的信号布线补偿阻抗控制方法。
10.存储有计算机程序代码的计算机可读介质，其特征在于，计算机程序代码在由处理器执行时实现如权利要求1-8任一项所述的基于ate的信号布线补偿阻抗控制方法。
