本发明属于半导体，具体涉及一种利用应力快速评估碳化硅衬底基平面位错密度的方法。
背景技术：
1、近年来，碳化硅（sic）由于高击穿电场强度、高电子迁移速率和高热导率等优异的性能特点，成为最受关注的宽禁带半导体材料之一，尤其是在电力电子器件需求日益增长的市场中。虽然碳化硅晶体的单晶生长工艺得到了显著的优化，成功制备出了低微管密度的晶体，但仍存在大量的结构缺陷，如基平面位错（bpd）、螺位错（tsd）、刃位错（ted）和混合位错（tmd）等。这些缺陷严重影响了器件的性能和使用寿命。例如，bpd的存在会增加器件的导通电阻，从而降低mosfet（金属-氧化物半导体场效应晶体管）和双极器件的可靠性。在高bpd密度的衬底上制备的双极pin功率器件在长时间正向导通模式下运行时，可能存在正向电压漂移不稳定的问题。
2、目前，用于位错缺陷密度检测的技术一般分为破坏性和非破坏性两大类。在高温熔融碱溶液中对晶圆进行腐蚀，然后通过光学显微镜观察表面的腐蚀坑，从而得到该晶片表面的位错缺陷情况，这属于破坏性检测方法。碱液腐蚀后形成的图案取决于腐蚀时间和腐蚀液温度等实验条件。虽然碱液腐蚀法可以一次性检查出碳化硅样品表面下的所有缺陷，且样品制备容易，成本较低，但碱液腐蚀是一个不可逆过程，会对样品造成永久性损伤。而非破坏性（无损）检测方法主要为x射线形貌术，其最大的特点是需要一个较大的x射线发射器，并且其缺陷成像能力仍需进一步提高。
技术实现思路
1、为了解决上述现有技术中存在的不足，本发明提供了一种利用应力快速评估碳化硅衬底基平面位错密度的方法，该方法可以同时兼顾传统检测方法中无损和低成本的优点，使得测试过程简便化，提高了实验测试的效率。
2、为实现上述目的，本发明的技术方案如下：
3、一种利用应力快速评估碳化硅衬底基平面位错密度的方法，包括：
4、（1）对待测试的碳化硅衬底进行应力检测，选取任意区域，获取待测衬底的应力平均值（mpa）x；
5、（2）评估碳化硅衬底局部区域的bpd密度（cm-2）y，函数关系式如下：
6、。
7、优选的，步骤（1）中对待测试的碳化硅衬底进行应力检测，获取待测衬底的应力平均值，包括：使用晶圆应力检测仪，对待测试的碳化硅衬底进行应力检测。
8、bpd的存在会使其周围原子偏离平衡位置，导致点阵畸变和应力场的产生。同时，应力越大，晶体内部原子的排列就越不完整，bpd的密度可能会增加。而热应力是碳化硅中bpd形核的一个重要因素，在碳化硅单晶生长过程中，当热应力超过一个临界值时，就会引发bpd的形核和增殖，并释放累积的热应力，虽然形成位错可以释放热应力，但位错核心处的原子畸变会导致位错核心处的原子受到极大的应力。同时，当热应力很大时，bpd可以通过线性运动和环路运动的过程进行增殖。通过晶片的应力快速评估出碳化硅衬底局部区域的bpd密度。
9、本发明相较于现有技术的有益效果：
10、本发明采用间接测试的方法将bpd密度检测转化为应力检测，同时兼顾了传统测试方法中无损测试和低成本的优点，使得测试过程简便化，提高了实验测试的效率。
1.一种利用应力快速评估碳化硅衬底基平面位错密度的方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的方法，其特征在于，步骤（1）中对待测试的碳化硅衬底进行应力检测，选取任意区域，获取待测衬底的应力平均值，包括：使用晶圆应力检测仪，对待测试的碳化硅衬底进行应力检测。
