本发明涉及碳化硅半导体装置及碳化硅半导体装置的制造方法。
背景技术：
1、以往，在将碳化硅（sic）作为半导体材料的sic-mosfet（metal oxidesemiconductor field effect transistor：具备由金属-氧化膜-半导体的三层结构构成的绝缘栅的mos型场效应晶体管）中，使用在由碳化硅构成的n+型的起始基板上使成为n-型漂移区和p型基区的各外延层依次外延生长的半导体芯片。在半导体芯片的外延层的内部产生由在外延生长中来自起始基板的输送（延伸）和/或工艺损伤引起的基底面位错（bpd：basal plane dislocation）。
2、若导通由形成在外延层内的p型基区与n-型漂移区之间的pn结形成的寄生二极管（体二极管），则通过体二极管的双极动作使注入到n-型漂移区的少数载流子（空穴）与电子复合。若该复合发生在bpd附近，则以bpd作为起点在外延层内生长（扩张）肖克莱型堆垛缺陷，导致体二极管的正向特性劣化，mosfet的导通电压特性劣化。因此，通过在起始基板（n+型碳化硅基板101）与n-型碳化硅外延层102之间配置n+型缓冲层102（外延层），从而减少从pn结到达bpd的空穴，抑制肖克莱型堆垛缺陷的生长（参照图7）。
3、另外，公知有一种能够容易地检测出工艺过程中产生的缺陷的sic设备的制造方法，其包括：表面检查工序，进行sic外延晶片的表面检查；pl检查工序，对sic外延晶片的表面照射激发光，进行光致发光测定；以及判定工序，根据通过表面检查检测出的表面缺陷像以及通过pl检查工序检测出的pl缺陷像，判定缺陷的程度（例如，参照下述专利文献1）。
4、另外，公知有一种能够通过pl检查也容易地检测出转换为ted（贯通刃状位错：threading edge dislocation）的缓冲层的基底面位错的缺陷检查方法，其包括：第一照射工序（s1），对整个碳化硅基板照射第一紫外光；第二照射工序（s4），对碳化硅基板的候补区域以高于第一激发光的强度照射第二紫外光；以及第三照射工序（s6），对碳化硅基板以低于第二紫外光的强度照射第三紫外光。（例如，参照下述专利文献2）。
5、现有技术文献
6、专利文献
7、专利文献1：日本特开2020-13939号公报
8、专利文献2：日本特许第6999212号公报
技术实现思路
1、技术问题
2、在晶体缺陷检查装置的光致发光（pl：photo luminescence）像中观察半导体晶片的内部的异常pl像中能够检测出多型的三角形状的堆垛缺陷导致碳化硅半导体装置的耐量及电特性显著降低的致命缺陷pl像中检测堆垛缺陷，并将检测出多型的三角形状的堆垛缺陷的所有的芯片区域作为不合格芯片而被除去
3、图10是示出以往的碳化硅半导体装置的制造方法的缺陷检测的截面图。如图10所示，以往，获取n+型高浓度缓冲层120内的pl像。n+型高浓度缓冲层120的pl像能够通过照射达到n+型高浓度缓冲层120内部的激发光133而获取。例如，在n-型碳化硅外延层102为10μm左右的情况下，通过使获取pl像时的激发光（照射光）的波长为313nm，从而能够获取n+型高浓度缓冲层120内的pl像。该pl像能够检测出来自n+型碳化硅基板101的缺陷131和来自n-型碳化硅外延层102的缺陷132。在此，已知来自n+型碳化硅基板101的缺陷131是致命缺陷，但来自n-型碳化硅外延层102的缺陷132不是致命缺陷。
4、然而，以往的方法不能区别来自n+型碳化硅基板101的缺陷131和来自n-型碳化硅外延层102的缺陷132，从而将仅包含来自n-型碳化硅外延层102的缺陷132的芯片区也作为不合格芯片而除去。因此，存在合格品率下降这样的问题。
5、本发明的目的在于，为了消除上述现有技术的问题，提供一种能够仅将包含来自基板的缺陷的芯片区作为不合格芯片除去的碳化硅半导体装置及碳化硅半导体装置的制造方法。
6、技术方案
7、为了解决上述课题，并达成本发明的目的，本发明的碳化硅半导体装置具有以下的特征。所述碳化硅半导体装置是在半导体芯片的两个主面上分别具备电极的纵向型的碳化硅半导体装置，该半导体芯片是在碳化硅基板上外延生长低浓度缓冲层与杂质浓度为1×1015/cm3～1×1016/cm3的范围的外延层而得的。所述低浓度缓冲层比所述外延层的杂质浓度高且具有3×1017/cm3以下的杂质浓度，所述碳化硅半导体装置不包含从所述碳化硅基板向所述外延层延伸的缺陷。
8、另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，在所述碳化硅基板与所述外延层之间具备过渡层，所述过渡层具有所述低浓度缓冲层的杂质浓度与所述碳化硅基板的杂质浓度之间的杂质浓度。
9、另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，所述过渡层比所述低浓度缓冲层薄。
10、另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，在所述碳化硅基板与所述外延层之间具备高浓度缓冲层，所述高浓度缓冲层具有所述过渡层的杂质浓度与所述碳化硅基板的杂质浓度之间的杂质浓度。
11、另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，所述高浓度缓冲层比所述低浓度缓冲层厚。
12、为了解决上述课题，并达成本发明的目的，本发明的碳化硅半导体装置具有以下的特征。所述碳化硅半导体装置是在半导体芯片的两个主面上分别具备电极的纵向型的碳化硅半导体装置，该半导体芯片是在碳化硅基板上外延生长低浓度缓冲层与杂质浓度为1×1015/cm3～1×1016/cm3的范围的外延层而得的。所述低浓度缓冲层比所述外延层的杂质浓度高且具有3×1017/cm3以下的杂质浓度，所述碳化硅半导体装置不包含从所述碳化硅基板向所述外延层延伸的缺陷，所述碳化硅半导体装置包含在外延生长中生成于所述外延层的缺陷。
13、另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，所述低浓度缓冲层的杂质浓度为3×1017/cm3以下。
14、另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，在所述低浓度缓冲层与所述外延层之间，具备比所述低浓度缓冲层的杂质浓度高的过渡层。
15、为了解决上述课题，并达成本发明的目的，本发明的碳化硅半导体装置的制造方法具有以下的特征。所述碳化硅半导体装置的制造方法是在半导体芯片的两个主面上分别具备电极的纵向型的碳化硅半导体装置的制造方法，该半导体芯片是在碳化硅基板上外延生长低浓度缓冲层与外延层而得的。进行前工序，所述前工序准备在所述碳化硅基板上外延生长所述低浓度缓冲层与所述外延层而得的半导体晶片。接着，进行第一检测工序，所述第一检测工序根据所述低浓度缓冲层的pl像，检测出从所述碳化硅基板向所述外延层延伸的缺陷和在所述外延生长中生成于所述外延层的缺陷。接着，进行第二检测工序，所述第二检测工序根据所述外延层的pl像，检测出在所述外延生长中生成于所述外延层的缺陷。接着，进行第三检测工序，所述第三检测工序根据所述第一检测工序与所述第二检测工序的检测结果的差值，检测出从所述碳化硅基板向所述外延层延伸的缺陷。接着，进行形成工序，所述形成工序在所述半导体晶片上形成预定的元件结构。接着，进行切断工序，所述切断工序在所述形成工序之后，切割所述半导体晶片而使所述半导体芯片单片化。接着，进行分选工序，所述分选工序基于所述第三检测工序的结果，分选不包含从所述碳化硅基板向所述外延层延伸的缺陷的所述半导体芯片。
16、另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述发明中，所述第一检测工序通过使获取pl像时的激发光的共焦点的位置位于所述低浓度缓冲层内，以此获取所述低浓度缓冲层的pl像，所述第二检测工序通过使获取pl像时的激发光的共焦点的位置位于所述外延层内，以此获取所述外延层的pl像。
17、另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述发明中，所述第一检测工序通过调节获取pl像时的激发光的波长，以此获取所述低浓度缓冲层的pl像，所述第二检测工序通过将获取pl像时的激发光的波长调节为比所述第一检测工序的波长短，以此获取所述外延层的pl像。
18、根据上述发明，由来自低浓度缓冲层的pl像的检测结果与来自外延层的pl像的检测结果之间的差值来检测出低浓度缓冲层的内部的缺陷。由此，能够获取仅作为致命缺陷的来自碳化硅基板的缺陷的大小及位置信息。因此，能够使包含来自碳化硅基板的缺陷的半导体芯片不合格化，并通过使仅包含来自外延层的缺陷的半导体芯片合格品化，从而使合格品率提高。
19、技术效果
20、根据本发明的碳化硅半导体装置及碳化硅半导体装置的制造方法，起到能够仅将包含来自基板的缺陷的芯片区作为不合格芯片除去这样的效果。
1.一种碳化硅半导体装置，其特征在于，
2.根据权利要求1所述的碳化硅半导体装置，其特征在于，
3.根据权利要求2所述的碳化硅半导体装置，其特征在于，
4.根据权利要求3所述的碳化硅半导体装置，其特征在于，
5.根据权利要求4所述的碳化硅半导体装置，其特征在于，
6.一种碳化硅半导体装置，其特征在于，具备：
7.根据权利要求6所述的碳化硅半导体装置，其特征在于，
8.根据权利要求6所述的碳化硅半导体装置，其特征在于，
9.一种碳化硅半导体装置的制造方法，其特征在于，
10.根据权利要求9所述的碳化硅半导体装置的制造方法，其特征在于，
11.根据权利要求9所述的碳化硅半导体装置的制造方法，其特征在于，
