本发明涉及芯片测试，特别涉及一种高速serdes集成ecpu的芯片测试ate固件加载方法及系统。
背景技术：
1、高速serdes通常作为更复杂芯片的高速接口部分，此类芯片内部寄存器数量极大，配置芯片时需要对成千上万的寄存器进行操作，非常麻烦且易出错。部分serdes集成了ecpu，ecpu可以简化配置流程：将固件写入ecpu后，配置芯片时只需要配置几个特定寄存器，ecpu便可以调用固件，完成对芯片的配置。
2、ecpu在芯片上电初始化过程中调用用于加载固件的总线，向外部memory发送片选使能信号、时钟信号、地址信息。外部memory的片选输入和时钟输入引脚与总线的片选、时钟信号相连，在收到芯片发出的片选、时钟、地址信息后，开始输出存储在memory中的固件信息到ecpu中，完成固件加载。ecpu是从外部memory中加载固件的，需要预先将固件信息烧写进memory中。这就需要烧写器，上位机软件，memory芯片等软硬件，增加成本。芯片调试过程中，固件可能需要多次更新，每次都要将memory从测试板上拆下，重新烧写后再安装，极大的影响调试效率。
技术实现思路
1、为此，本发明提供一种高速serdes集成ecpu的芯片测试ate固件加载方法及系统，摆脱现有使用上位机和烧写器预先对memory进行烧写、再由memory连接ecpu加载固件的模式，利用ate替代外置memory完成ecpu固件加载，提高调试效率，降低成本。
2、按照本发明所提供的设计方案，一方面，提供一种高速serdes集成ecpu的芯片测试ate固件加载方法，包含：
3、针对ecpu加载固件时发出的固件读取指令，基于固件读取指令生成写有固件编码信息的的ate测试向量，所述ecpu集成在待测试芯片高速serdes中，所述固定读取指令包括地址信息、时钟信息及片选信号时序信息；
4、利用ate测试向量模拟外部内存对ecpu响应，并按时序约束将固件相关数据写入ecpu，所述时序约束包括依据片选信号时序信息设置的等待时钟周期数和固件加载时间段。
5、作为本发明高速serdes集成ecpu的芯片测试ate固件加载方法，进一步地，基于固件读取指令生成写有固件编码信息的的ate测试向量，包含：
6、利用信号测量工具抓取芯片加载固件的管脚波形，所述管脚波形包括片选信号、时钟信号、地址数据信号时序及相位信息；
7、依据管脚波形获取波形信号相关数据及外部内存输出数据规则，所述波形信号相关数据包括时钟信号频率、从片选有效地址数据线开始读取外部内存数据的时钟周期数和读取外部内存数据的时钟周期数；
8、通过编写脚本将固件信息按外部内存输出数据规则进行重编码并转换成二进制数据，将二进制数据写入至ate测试向量。
9、作为本发明高速serdes集成ecpu的芯片测试ate固件加载方法，进一步地，利用ate测试向量模拟外部内存对ecpu响应，包含：
10、将片选信号时序信息写入ate读取触发测试向量中，以依据ate读取触发测试向量对片选时序进行匹配；
11、在片选时序匹配成功状态下，依据时钟信号频率运行ate测试向量，向ecpu中写入固件信息。
12、作为本发明高速serdes集成ecpu的芯片测试ate固件加载方法，进一步地，依据ate读取触发测试向量对片选时序进行匹配，包含：
13、设置每个时钟周期内读取4次片选信号状态；
14、在读取到片选信号有效状态时，通过运行ate读取触发测试向量进行片选时序匹配，若匹配成功，则在加载固件等待周期内运行ate测试向量，若匹配不成功，则重复运行ate读取触发测试向量，当重复运行次数超过预设阈值时仍未匹配成功，则进入芯片异常分析处理程序。
15、作为本发明高速serdes集成ecpu的芯片测试ate固件加载方法，进一步地，在片选时序匹配成功状态下，依据时钟信号频率运行ate测试向量，包含：
16、依据时序约束获取等待时间；
17、在片选时序匹配成功状态下，并在等待时间满足后运行ate测试向量，以将固件信息加载至ecpu中。
18、作为本发明高速serdes集成ecpu的芯片测试ate固件加载方法，进一步地，按时序约束将固件相关数据写入ecpu，包含：
19、依据固件加载时间段设置加载时间段，在ate测试向量运行结束后，在等待加载时间段时长下完成ecpu固件加载。
20、作为本发明高速serdes集成ecpu的芯片测试ate固件加载方法，进一步地，还包含：
21、通过读取芯片中固件记载成功的寄存器标志位来验证固件是否加载成功；
22、在固件加载成功时，执行芯片测试流程；在固件加载失败时，进入芯片异常分析处理程序；
23、且在执行芯片测试流程程序运行失败时，更新固件，并重新生成写有固件编码信息的ate测试向量，以利用重新生成的ate测试向量重新加载固件进行芯片测试。
24、再一方面，本发明还提供一种高速serdes集成ecpu的芯片测试ate固件加载系统，包含：读取模块和加载模块，其中，
25、读取模块，用于针对ecpu加载固件时发出的固件读取指令，基于固件读取指令生成写有固件编码信息的的ate测试向量，所述ecpu集成在待测试芯片高速serdes中，所述固定读取指令包括地址信息、时钟信息及片选信号时序信息；
26、加载模块，用于利用ate测试向量模拟外部内存对ecpu响应，并按时序约束将固件相关数据写入ecpu，所述时序约束包括依据片选信号时序信息设置的等待时钟周期数和固件加载时间段。
27、本发明的有益效果：
28、本发明使用ate取代外置memory，将固件内容写入测试向量中，模拟memory对ecpu的响应，在ecpu发出加载固件的读取信号后，ate按照时序约束返回预期数据给ecpu，完成固件加载，摆脱使用上位机和烧写器预先对memory进行烧写、再由memory连接ecpu加载固件的模式，在芯片调试过程中，如需更新固件，只需再次运行脚本对固件进行重编码，将重编码后的文件导入测试向量即可，能够快速地对固件进行迭代，提高芯片调试效率，降低芯片测试维护成本，在芯片研发等领域具有较好的应用前景。
1.一种高速serdes集成ecpu的芯片测试ate固件加载方法，其特征在于，包含：
2.根据权利要求1所述的高速serdes集成ecpu的芯片测试ate固件加载方法，其特征在于，基于固件读取指令生成写有固件编码信息的的ate测试向量，包含：
3.根据权利要求1所述的高速serdes集成ecpu的芯片测试ate固件加载方法，其特征在于，利用ate测试向量模拟外部内存对ecpu响应，包含：
4.根据权利要求3所述的高速serdes集成ecpu的芯片测试ate固件加载方法，其特征在于，依据ate读取触发测试向量对片选时序进行匹配，包含：
5.根据权利要求3所述的高速serdes集成ecpu的芯片测试ate固件加载方法，其特征在于，在片选时序匹配成功状态下，依据时钟信号频率运行ate测试向量，包含：
6.根据权利要求1所述的高速serdes集成ecpu的芯片测试ate固件加载方法，其特征在于，按时序约束将固件相关数据写入ecpu，包含：
7.根据权利要求1或6所述的高速serdes集成ecpu的芯片测试ate固件加载方法，其特征在于，还包含：
8.一种高速serdes集成ecpu的芯片测试ate固件加载系统，其特征在于，包含：读取模块和加载模块，其中，
9.一种电子设备，其特征在于，包括：
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，当计算机程序被执行时，能够实现如权利要求1～7任一项所述的方法。
