本技术涉及电压检测，具体而言，涉及一种电压下降检测电路及系统。
背景技术：
1、当芯片中的核心处理器的工作负载变化导致快速和大幅的活动过渡时，在功率传输网络中会引起大量电流瞬变，这些瞬态变化可能导致供电电压下降，使得芯片中的关键路径产生时序违例。
2、供电电压下降可使电子电路的性能和能效降级，为了减轻电压下降的效应，目前大多采用自适应电路。通过使用芯片上的监视器测量供电电压的变化量并调整时钟频率，从而减小供电电压下降对性能的影响。然而，这种反应式设计需要一定的响应时间来检测供电电压下降并调整时钟频率以避免关键路径的时序裕度失效。由于该电路使用了比较器和预编码的方法，导致响应时间通常达到6个时钟周期以上，即响应时间是限制这些自适应电路对于减轻高频供电电压下降影响的关键挑战。
3、因此，如何缩短电压下降检测的响应时间，是本领域技术人员亟待解决的技术问题。
技术实现思路
1、本技术的目的在于提供一种电压下降检测电路及系统，以缩短电压下降检测的响应时间。
2、为了实现上述目的，本技术实施例采用的技术方案如下：
3、一方面，本技术实施例提供了一种电压下降检测电路，所述电压下降检测电路包括时序违例检测模块、边缘整形器和预警反馈模块；
4、所述时序违例检测模块的输入端分别接参考时钟和复位信号，所述边缘整形器的输入端也分别接参考时钟和复位信号；所述时序违例检测模块的输出端与所述边缘整形器的输入端连接，所述边缘整形器的输出端与所述预警反馈模块的输入端连接，所述预警反馈模块的输出端与无毛刺时钟切换电路连接；
5、所述时序违例检测模块用于在供电电压正常时，输出稳定的第一信号；所述时序违例检测模块还用于在供电电压低于电压阈值时，输出电平不断跳动的第一信号；
6、所述边缘整形器用于对所述第一信号消除毛刺，并在一个时钟周期后输出第二信号；其中，在供电电压正常时，所述第二信号为低电平；
7、所述预警反馈模块用于在接收到所述第二信号的上升沿时，输出高电平的预警信号，以使所述无毛刺时钟切换电路输出低频时钟；其中，所述低频时钟的频率低于所述参考时钟的频率。
8、可选地，所述时序违例检测模块包括：第一分频单元、第二分频单元和第一异或门；
9、所述第一分频单元的输入端和所述第二分频单元的输入端均用于接收所述参考时钟和所述复位信号，所述第一分频单元的输出端和所述第二分频单元的输出端分别与所述第一异或门的第一输入端和第二输入端连接，所述第一异或门的输出端与所述边缘整形器的输入端连接；
10、所述第一分频单元用于输出时序违例提前于芯片的实际关键路径所对应的第一分频信号；
11、所述第二分频单元用于输出对供电电压变化不敏感的第二分频信号。
12、可选地，所述第一分频单元包括：第一触发器、复制关键路径模块、可调延时链、第一反相器；
13、所述第一触发器的时钟端和低电平复位端分别接所述参考时钟和所述复位信号，所述第一触发器为时钟上升沿触发；所述第一触发器的输出端分别与所述复制关键路径模块的输入端、所述第一异或门的第一输入端连接，所述复制关键路径模块的输出端与所述可调延时链的输入端连接，所述可调延时链的输出端与所述第一反相器的输入端连接，所述第一反相器的输出端与所述第一触发器的输入端连接；
14、所述复制关键路径模块用于复制芯片的实际关键路径，并生成复制关键路径；其中，所述复制关键路径模块的输入信号与输出信号同相位；
15、所述可调延时链用于补偿复制关键路径与芯片的实际关键路径之间的差异；所述可调延时链还用于设置可调的电压阈值，以使复制关键路径先于芯片的实际关键路径产生时序违例。
16、可选地，所述第二分频单元包括第二触发器和第二反相器；
17、所述第二触发器的时钟端和低电平复位端分别接所述参考时钟和所述复位信号，所述第二触发器为时钟上升沿触发；所述第二触发器的输出端分别与所述第二反相器的输入端、所述第一异或门的第二输入端连接，所述第二反相器的输出端与所述第二触发器的输入端连接。
18、可选地，所述边缘整形器包括第三触发器、第四触发器和第二异或门；
19、所述第三触发器和所述第四触发器的时钟端均用于接收所述参考时钟，所述第三触发器和所述第四触发器的低电平复位端均用于接收所述复位信号，所述第三触发器和所述第四触发器均为时钟上升沿触发；所述时序违例检测模块的输出端与所述第三触发器的输入端连接，所述第三触发器的输出端分别与所述第四触发器的输入端、所述第二异或门的第一输入端连接，所述第四触发器的输出端与所述第二异或门的第二输入端连接，所述第二异或门的输出端与所述预警反馈模块的输入端连接。
20、可选地，所述预警反馈模块包括第三反相器、计数器模块和第五触发器；所述边缘整形器的输出端分别与所述第五触发器的时钟端、所述第三反相器的输入端连接；所述第三反相器的输出端与所述计数器模块的低电平复位端连接，所述计数器模块的输出端与所述第五触发器的低电平复位端连接；所述第五触发器为时钟上升沿触发，所述第五触发器的输入端固定为高电平，所述第五触发器的输出端分别与所述计数器模块的使能端、所述无毛刺时钟切换电路连接。
21、可选地，所述计数器模块包括二位二进制加法计数器、第六触发器和第四反相器；所述二位二进制加法计数器的时钟端接所述参考时钟，所述二位二进制加法计数器的低电平复位端与所述第三反相器的输出端连接，所述二位二进制加法计数器的使能端与所述第五触发器的输出端连接，所述二位二进制加法计数器的输出端与所述第六触发器的输入端连接；
22、所述第六触发器的时钟端和低电平复位端分别连接所述参考时钟和所述复位信号，所述第六触发器为时钟上升沿触发；所述第六触发器的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端与所述第五触发器的低电平复位端连接。
23、可选地，所述计数器模块还包括第一与门和第二与门；
24、所述第一与门的第一输入端和第二输入端分别与所述复位信号、所述第三反相器的输出端连接，所述第一与门的输出端与所述二位二进制加法计数器的低电平复位端连接；
25、所述第二与门的第一输入端和第二输入端分别与所述复位信号、所述第四反相器的输出端连接，所述第二与门的输出端与所述第五触发器的低电平复位端连接。
26、可选地，所述二位二进制加法计数器包括第七触发器、第八触发器、第三异或门、第四异或门、第三与门和第四与门；
27、所述第七触发器和所述第八触发器的时钟端均用于接收所述参考时钟，所述第七触发器和所述第八触发器的低电平复位端均与所述第一与门的输出端连接，所述第七触发器和所述第八触发器均为时钟上升沿触发；
28、所述第五触发器的输出端分别与所述第三与门的第一输入端、所述第三异或门的第一输入端连接；所述第七触发器的输出端分别与所述第三与门的第二输入端、所述第三异或门的第二输入端连接，所述第三异或门的输出端与所述第七触发器的输入端连接；
29、所述第三与门的输出端分别与所述第四与门的第一输入端、所述第四异或门的第一输入端连接；所述第八触发器的输出端分别与所述第四与门的第二输入端、所述第四异或门的第二输入端连接，所述第四异或门的输出端与所述第八触发器的输入端连接。
30、另一方面，本技术实施例还提供了一种电压下降检测系统，所述电压下降检测系统包括无毛刺时钟切换电路以及如前述实施方式任一项所述的电压下降检测电路，所述电压下降检测电路的输出端与所述无毛刺时钟切换电路的输入端连接，所述电压下降检测电路用于向所述无毛刺时钟切换电路发送预警信号；
31、当所述预警信号为高电平时，所述无毛刺时钟切换电路输出低频时钟；
32、当所述预警信号为低电平时，所述无毛刺时钟切换电路输出参考时钟；其中，所述低频时钟的频率低于所述参考时钟的频率。
33、相对现有技术，本技术具有以下有益效果：
34、本技术提供了一种电压下降检测电路及系统。通过时序违例检测模块输出的第一信号即可判断供电电压是否正常。通过边缘整形器不仅可以对第一信号消除毛刺输出第二信号，还能确保后续电压下降检测的响应时间从大于6个时钟周期缩短至1个时钟周期，即预警反馈模块能够在1个时钟周期后根据边缘整形器输出的第二信号输出相应的预警信号。当供电电压低于电压阈值时，预警反馈模块输出的预警信号为高电平，以使无毛刺时钟切换电路将工作频率切换到一个相对低的频率，从而保证在低的电压下没有时序违例。当供电电压正常时，预警反馈模块输出的预警信号为低电平，以使无毛刺时钟切换电路输出正常的参考时钟。
1.一种电压下降检测电路，其特征在于，所述电压下降检测电路包括时序违例检测模块、边缘整形器和预警反馈模块；
2.根据权利要求1所述的电压下降检测电路，其特征在于，所述时序违例检测模块包括：第一分频单元、第二分频单元和第一异或门；
3.根据权利要求2所述的电压下降检测电路，其特征在于，所述第一分频单元包括：第一触发器、复制关键路径模块、可调延时链、第一反相器；
4.根据权利要求2所述的电压下降检测电路，其特征在于，所述第二分频单元包括第二触发器和第二反相器；
5.根据权利要求1所述的电压下降检测电路，其特征在于，所述边缘整形器包括第三触发器、第四触发器和第二异或门；
6.根据权利要求1所述的电压下降检测电路，其特征在于，所述预警反馈模块包括第三反相器、计数器模块和第五触发器；
7.根据权利要求6所述的电压下降检测电路，其特征在于，所述计数器模块包括二位二进制加法计数器、第六触发器和第四反相器；
8.根据权利要求7所述的电压下降检测电路，其特征在于，所述计数器模块还包括第一与门和第二与门；
9.根据权利要求8所述的电压下降检测电路，其特征在于，所述二位二进制加法计数器包括第七触发器、第八触发器、第三异或门、第四异或门、第三与门和第四与门；
10.一种电压下降检测系统，其特征在于，所述电压下降检测系统包括无毛刺时钟切换电路以及如权利要求1至9任一项所述的电压下降检测电路，所述电压下降检测电路的输出端与所述无毛刺时钟切换电路的输入端连接，所述电压下降检测电路用于向所述无毛刺时钟切换电路发送预警信号；
