本发明涉及电子，尤其涉及一种内存模组及模组设备。
背景技术：
1、随着电子技术的发展，各类电子产品的应用场景日趋丰富，为了满足不同场景的需求，小型化是重要的发展方向之一。
2、当前各类产品中的内存模组往往按照jedec(joint electron deviceengineering council，联合电子设备工程委员会)标准设计尺寸。然而，以ddr5 rdimm(registered dual in-line memory module，带寄存器的双列直插内存模块)模组为例，按照jedec标准mo-329e，其外形尺寸为133.35mm*31.25mm，其31.25mm的高度已经无法满足小尺寸系统的需求。急需能用于小尺寸系统内的内存模组设计方案。
技术实现思路
1、鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的内存模组及模组设备。
2、第一方面，提供一种内存模组，包括：
3、电路板、第一功能单元和第二功能单元；
4、所述电路板包括层叠贴合的第一层板和第二层板，所述第一功能单元设置于所述第一层板，所述第二功能单元设置于所述第二层板，所述第一功能单元与所述第二功能单元至少部分重叠；
5、其中，用于电连接所述第一层板与所述第二层板的互连结构，均设置于重叠区域之外，所述重叠区域为所述第一功能单元与所述第二功能单元重叠的区域。
6、可选的，所述第一层板内开设有第一组盲孔，所述第一功能单元通过所述第一组盲孔在所述第一层板内互连；所述第二层板内开设有第二组盲孔，所述第二功能单元通过所述第二组盲孔在所述第二层板内互连。
7、可选的，所述重叠区域内设置有所述第一组盲孔和所述第二组盲孔；所述电路板开设有用于电连接所述第一层板和所述第二层板的通孔，所述通孔位于所述重叠区域之外。
8、可选的，所述第一功能单元为电源管理芯片，所述第二功能单元为寄存时钟驱动器。
9、可选的，所述第一功能单元还包括所述电源管理芯片对应的大电流走线和/或低频开关信号走线；所述第二功能单元还包括所述寄存时钟驱动器对应的高速数字信号走线。
10、可选的，所述的内存模组还包括：串行检测集线器，设置于所述第一层板，并与所述电源管理芯片电连接。
11、可选的，所述的内存模组还包括：串行检测集线器，所述串行检测集线器的供电端串联有铁氧磁珠。
12、可选的，所述的内存模组还包括：串行检测集线器和总线，所述总线的源端串联有匹配电阻，所述源端为所述总线与所述串行检测集线器电连接的一端。
13、可选的，所述匹配电阻的阻值大于20欧姆且小于50欧姆。
14、第一方面，提供一种模组设备，包括：第一方面任一所述的内存模组。
15、本发明实施例中提供的技术方案，至少具有如下技术效果或优点：
16、本发明实施例提供的内存模组及模组设备，设置电路板包括第一层板和第二层板，并将第一功能单元和第二功能单元分别设置在不同的层板上，呈重叠状。这样相较于现有的第一功能单元和第二功能单元的平铺排列方式，能有效的减少内存模组的尺寸，适用于小尺寸系统的需求。进一步，还设置用于电连接第一层板与第二层板的互连结构，均位于两个功能单元的重叠区域之外，能减少两个功能单元之间信号干扰，减小尺寸的基础上还兼顾了内存模组的性能。
17、上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
1.一种内存模组，其特征在于，包括：
2.如权利要求1所述的内存模组，其特征在于：
3.如权利要求2所述的内存模组，其特征在于：
4.如权利要求1所述的内存模组，其特征在于：
5.如权利要求4所述的内存模组，其特征在于：
6.如权利要求4所述的内存模组，其特征在于，还包括：
7.如权利要求4所述的内存模组，其特征在于，还包括：
8.如权利要求4所述的内存模组，其特征在于，还包括：
9.如权利要求8所述的内存模组，其特征在于：
10.一种模组设备，其特征在于，包括：权利要求1～9任一所述的内存模组。
