1.本发明实施例涉及芯片制造技术领域，特别涉及一种芯片布图规划评估方法、电子设备及存储介质。
背景技术：2.在芯片设计及开发的过程中，需要对芯片的面积进行评估。集成电路裸片(die)由晶圆(wafer)切割而成，合理的裸片面积(die size)可以提高芯片产率，降低制造成本。对于常见的数模混合芯片，裸片面积主要受到芯片的管脚(pad)、集成模块(hard macro ip)及数字电路三大方面综合限制。
3.目前，具体的数字电路设计及布图规划(floorplan)常需要借助eda软件进行多个排布版本的分析、比较和计算，且使用eda软件的后端版图人员往往在芯片开发的中后期才介入，而在开发流程的前期，就需对裸片面积进行评估，从而获得尽可能准确的成本估计。因此，开发前期相关人员往往只能通过绘图软件加数据表格汇总计算的形式，反复调整各芯片管脚及集成模块，做出多版排布方案，迭代调整确定所需的合理裸片面积。整个过程耗时、耗力，且繁琐易错。
技术实现要素：4.基于芯片开发前期常需要反复调整芯片排布方案，难以快速实现芯片布图规划评估的问题，本发明实施例提供了一种芯片布图规划评估方法、电子设备及存储介质，能够以图形化的方式显示芯片排布方案，并且易于调整，可实现快速评估芯片的布图规划，预估芯片可利用面积，以便确定可行的排布方案。
5.第一方面，本发明实施例提供了一种芯片布图规划评估方法，包括：
6.获取画布、裸片数据和集成模块数据；其中，所述裸片数据包括裸片的长和宽、管脚环的宽度、管脚开孔尺寸和数字电路利用率；所述集成模块数据包括各集成模块的名称和尺寸；
7.基于所述裸片数据，在所述画布上呈现裸片图层组；其中，所述裸片图层组包括裸片层与管脚层，所述裸片层以预设的一个参考点为角点，根据裸片的长和宽显示裸片区域，所述管脚层以所述裸片区域的边界为外边界，根据管脚环的宽度在所述裸片区域内显示管脚环区域；
8.基于所述集成模块数据，在所述画布上呈现各集成模块图层；
9.获取用户输入的指令；
10.若用户输入的指令为调整指令，则基于所述调整指令，更新所述裸片数据、所述集成模块数据以及所述画布上呈现的所述裸片图层组和各所述集成模块图层；其中，所述调整指令包括对所述裸片数据和/或所述集成模块数据进行更改或添加的指令；
11.若用户输入的指令为评估指令，则基于所述裸片数据和所述集成模块数据，得到布图规划评估结果并输出；其中，所述布图规划评估结果包括数字电路最大允许面积和管
脚最大允许数量，所述数字电路最大允许面积基于所述裸片区域内的空白区面积和所述数字电路利用率确定，所述管脚最大允许数量基于所述管脚环区域内的未占用区面积和管脚开孔尺寸确定。
12.可选地，所述获取裸片数据，包括：
13.由用户输入获取所述裸片数据，或，由文件导入获取所述裸片数据；
14.所述获取集成模块数据，包括：
15.由用户输入获取所述集成模块数据，或，由文件导入获取所述集成模块数据。
16.可选地，所述集成模块数据还包括各集成模块的位置；
17.各所述集成模块图层根据对应的集成模块的名称、尺寸和位置，在所述裸片区域内显示相应的集成模块区域。
18.可选地，所述布图规划评估结果还包括：裸片区域面积以及最终的裸片数据和集成模块数据；其中，最终的集成模块数据包括各集成模块的名称、尺寸和位置。
19.可选地，所述裸片区域内的空白区面积通过如下方式确定：
20.基于裸片的长和宽确定裸片区域及面积；
21.基于管脚环的宽度及裸片区域的边界周长，确定管脚环区域及面积；
22.令空白区等于裸片区域减去管脚环区域，计算空白区面积；
23.基于各集成模块的尺寸及位置，确定所有集成模块区域及面积，若当前的空白区与集成模块区域有重叠，则更新空白区为无重叠的部分区域，计算更新后的空白区面积。
24.可选地，所述管脚环区域内的未占用区面积通过如下方式确定：
25.若所述管脚环区域未与集成模块区域重叠，则所述管脚环区域内的未占用区面积为所述管脚环区域的面积；
26.若所述管脚环区域与集成模块区域有重叠，则所述管脚环区域内的未占用区面积为所述管脚环区域的面积减去重叠区的面积。
27.可选地，所述布图规划评估结果还包括布图示意图；所述布图示意图基于所述裸片图层组和各所述集成模块图层确定。
28.第二方面，本发明实施例还提供了一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器执行所述计算机程序时，实现本说明书任一实施例所述的方法。
29.第三方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，当所述计算机程序在计算机中执行时，令计算机执行本说明书任一实施例所述的方法。
30.本发明实施例提供了一种芯片布图规划评估方法、电子设备及存储介质，本发明获取画布、裸片数据和集成模块数据，在画布上呈现裸片图层组和各集成模块图层，以便用户直观地进行排布方案调整，并能够在获取到评估指令后，计算得到当前排布方案下的布图规划评估结果并输出，预估数字电路最大允许面积和管脚最大允许数量，以便用户快速确定可行的芯片排布方案，能够有效地节省人工，简化开发前期相关人员的工作。
附图说明
31.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现
有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
32.图1是本发明一实施例提供的一种芯片布图规划评估方法流程图。
具体实施方式
33.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
34.如前所述，在芯片设计及开发的过程中，需要对芯片的面积进行评估。对于常见的数模混合芯片，裸片面积主要受到芯片管脚、芯片集成模块及芯片数字电路三大方面综合限制。在布图规划中，芯片的管脚和集成模块一般排布在芯片四周，数字电路一般占据管脚和集成模块围合起来的、芯片中间空白区域。如果管脚和集成模块数量众多，围合起来的空白区域面积大于数字电路总面积，那么裸片面积实际是受管脚和集成模块限制的(称为pad limited)；如果管脚和集成模块不多，围合起来空白区域面积小于数字电路总面积，那么裸片面积实际是受数字电路总面积限制的(称为core limited)。
35.目前，具体的数字电路设计及布图规划常需要借助eda软件进行多个排布版本的分析、比较和计算，且使用eda软件的后端版图人员往往在芯片开发的中后期才介入，而在开发流程的前期，就需对裸片面积进行评估，从而获得尽可能准确的成本估计。因此，开发前期相关人员往往只能通过绘图软件加数据表格汇总计算的形式，反复调整芯片管脚及集成模块，做出多版排布方案，迭代调整确定所需的合理裸片面积。整个过程耗时、耗力且易错。有鉴于此，本发明提供了一种以图形化的方式显示芯片排布方案且易于调整的芯片布图规划评估方法。
36.下面描述以上构思的具体实现方式。
37.请参考图1，本发明实施例提供了一种芯片布图规划评估方法，该方法包括：
38.步骤100，获取画布、裸片数据和集成模块数据；其中，所述裸片数据包括裸片的长和宽、管脚环(padring)的宽度、管脚开孔尺寸和数字电路利用率；所述集成模块数据包括各集成模块(hard macro ip)的名称和尺寸；
39.步骤102，基于所述裸片数据，在所述画布上呈现裸片图层组；其中，所述裸片图层组包括裸片层与管脚层，所述裸片层以所述画布上预设的一个参考点为角点，根据裸片的长和宽在所述画布上显示裸片区域，所述管脚层以所述裸片区域的边界为外边界，根据管脚环的宽度在所述裸片区域内显示管脚环区域；
40.步骤104，基于所述集成模块数据，在所述画布上呈现各集成模块图层；
41.步骤106，获取用户输入的指令；
42.若用户输入的指令为调整指令，则基于所述调整指令，更新所述裸片数据、所述集成模块数据，以及所述画布上呈现的所述裸片图层组和各所述集成模块图层；其中，所述调整指令包括对所述裸片数据和/或所述集成模块数据进行更改或添加的指令，即，调整指令可以是对已获取的裸片数据和/或集成模块数据进行更改的指令，也可以是添加新的裸片
数据和/或集成模块数据的指令；
43.若用户输入的指令为评估指令，则基于所述裸片数据和所述集成模块数据，得到布图规划评估结果并输出；其中，所述布图规划评估结果包括数字电路最大允许面积和管脚最大允许数量，所述数字电路最大允许面积基于所述裸片区域内的空白区面积和所述数字电路利用率确定，所述管脚最大允许数量基于所述管脚环区域内的未占用区面积和管脚开孔尺寸确定。
44.本发明实施例中，通过图形化的方式在所述画布上呈现裸片图层组和集成模块图层，用户可以直观地确认裸片区域、管脚环区域及各集成模块区域的位置和大小，并根据需要随时进行调整，进行排布方案设计。完成调整后，即获取到评估指令后，则令所述裸片区域内的空白区面积乘所述数字电路利用率得到所述数字电路最大允许面积，可评估当前排布方案下芯片最大能够设置的数字电路尺寸，令所述管脚环区域内的未占用区面积除以管脚开孔尺寸得到所述管脚最大允许数量，则可评估当前排布方案下芯片最多能够设置的管脚数。需要说明的是，本发明中的管脚开孔尺寸应大于实际芯片所设管脚孔尺寸，以便相邻的管脚孔之间保持一定的间隔，优选地，管脚开孔尺寸包括实际芯片所设管脚孔尺寸和间隔数据。上述所需数据的具体数值可根据实际情况设置，在此不再进一步限定。
45.采用本发明的方法，能够在未确定具体数字电路的开发前期快速评估芯片的布图规划，以便确定可行的排布方案，无需后端版图人员介入，也无需使用eda等专业软件，能够更为高效、准确地预估芯片所需裸片面积，有效简化开发前期相关人员的工作。
46.下面描述图1所示的各个步骤的执行方式。
47.针对步骤100，所述获取裸片数据，包括：
48.由用户输入获取所述裸片数据，或，由文件导入获取所述裸片数据；
49.所述获取集成模块数据，包括：
50.由用户输入获取所述集成模块数据，或，由文件导入获取所述集成模块数据。
51.采用由用户输入或文件导入的方式，均可获取到所需的裸片数据和集成模块数据。采用由用户输入的方式获取，优选在画布和/或画布所在界面内显示相应的提示信息，以便用户输入对应的数据。采用由文件导入的方式获取，则可以快速导入已有的排布方案，以便用户能够直接在已有方案的基础上继续进行调整。
52.可选地，所述集成模块数据还包括各集成模块的位置；
53.相应的，步骤104中在所述画布上呈现各集成模块图层，各所述集成模块图层根据对应的集成模块的名称、尺寸和位置，在所述裸片区域内显示相应的集成模块区域。
54.上述实施例基于各集成模块的位置，在所述裸片区域内显示相应的集成模块区域，用户可以直观地确定各集成模块在裸片上所在位置，无需通过输入的调整指令一个个指定位置。需要说明的是，若各集成模块的位置不是以预设的参考点为基点的数据，步骤104中在所述画布上呈现各集成模块图层之前，还应将各集成模块的位置变换到参考点对应的坐标系下，以便统一数据的表示形式。
55.优选地，所述画布上还呈现各集成模块的名称，集成模块的名称可标注在对应的集成模块区域内，也可以其他形式呈现。进一步地，各集成模块图层以不同的填充颜色或填充图案区分相应的集成模块区域，以便用户查看对应的集成模块。若采用填充颜色或填充图案区分相应的集成模块区域，则各集成模块的名称也可以图例的形式显示在画布之外的
界面区域。
56.可选地，步骤106中得到布图规划评估结果并输出，所述布图规划评估结果还包括：裸片区域面积以及最终的裸片数据和集成模块数据；其中，最终的集成模块数据包括各集成模块的名称、尺寸和位置。
57.采用上述实施例可以直接输出调整后的裸片区域面积，根据裸片区域面积，即可进行成本估计，将完成调整的最终裸片数据和集成模块数据输出，则能够用于管理、记录调整后的芯片排布方案。
58.可选地，步骤106中得到布图规划评估结果并输出，所述裸片区域内的空白区面积可通过如下方式确定：
59.基于裸片的长和宽确定裸片区域及其面积；
60.基于管脚环的宽度及裸片区域的边界周长，确定管脚环区域及其面积；
61.令空白区等于裸片区域减去管脚环区域，计算空白区面积；
62.基于各集成模块的尺寸及位置，确定所有集成模块区域及其面积，若当前的空白区与任意集成模块区域有重叠，则更新空白区为无重叠的部分区域，即，减去空白区与集成模块区域重叠的部分，计算更新后的空白区面积。
63.裸片区域内空白区，即，位于裸片区域内，又未被管脚环或集成模块所占据的区域。采用上述方式，裸片区域内空白区的面积可以在裸片数据和集成模块数据更新时实时进行计算，也可实时进行显示，以便为用户提供参考。优选地，得到布图规划评估结果并输出，所述布图规划评估结果也可包括特殊区域占据面积，即管脚环区域和集成模块区域取并集后所占据区域的面积，可用于评估不能再布设数字电路的区域面积在裸片面积中的占比。
64.进一步地，可选地，步骤106中得到布图规划评估结果并输出，所述裸片区域内的空白区面积可通过如下方式确定：
65.若所述管脚环区域未与集成模块区域重叠，则所述管脚环区域内的未占用区面积为所述管脚环区域的面积；
66.若所述管脚环区域与集成模块区域有重叠，则所述管脚环区域内的未占用区面积为所述管脚环区域的面积减去重叠区的面积。
67.管脚环区域内未占用区，即，位于管脚环区域内，又未被集成模块所占用的区域。根据实际布图需要，可能出现集成模块区域与管脚环区域有重叠的情况，这些重叠区无法再用于设置管脚，因此，为了准确估计管脚最大允许数量，就需要去除重叠区的面积。
68.可选地，所述布图规划评估结果还包括布图示意图；所述布图示意图基于所述裸片图层组和各所述集成模块图层确定。
69.上述实施例可输出等比例缩放的布图示意图，方便用户获知当前的排布方案，为用户提供参考。
70.本发明实施例还提供了一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器执行所述计算机程序时，实现本发明任一实施例中的一种芯片布图规划评估方法。
71.本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序在被处理器执行时，使所述处理器执行本发明任一实施
例中的一种芯片布图规划评估方法。
72.具体地，可以提供配有存储介质的系统或者装置，在该存储介质上存储着实现上述实施例中任一实施例的功能的软件程序代码，且使该系统或者装置的计算机(或cpu或mpu)读出并执行存储在存储介质中的程序代码。
73.在这种情况下，从存储介质读取的程序代码本身可实现上述实施例中任何一项实施例的功能，因此程序代码和存储程序代码的存储介质构成了本发明的一部分。
74.用于提供程序代码的存储介质实施例包括软盘、硬盘、磁光盘、光盘(如cd-rom、cd-r、cd-rw、dvd-rom、dvd-ram、dvd-rw、dvd+rw)、磁带、非易失性存储卡和rom。可选择地，可以由通信网络从服务器计算机上下载程序代码。
75.此外，应该清楚的是，不仅可以通过执行计算机所读出的程序代码，而且可以通过基于程序代码的指令使计算机上操作的操作系统等来完成部分或者全部的实际操作，从而实现上述实施例中任意一项实施例的功能。
76.此外，可以理解的是，将由存储介质读出的程序代码写到插入计算机内的扩展板中所设置的存储器中或者写到与计算机相连接的扩展模块中设置的存储器中，随后基于程序代码的指令使安装在扩展板或者扩展模块上的cpu等来执行部分和全部实际操作，从而实现上述实施例中任一实施例的功能。
77.综上所述，本发明提供了一种芯片布图规划评估方法、电子设备及存储介质，本发明在画布上呈现裸片图层组和各集成模块图层，能够实现芯片排布方案设计调整及布图规划评估，可预估当前排布方案对应的芯片可利用面积(即数字电路最大允许面积)和可设置管脚总数(即管脚最大允许数量)，无需eda软件，也无需手动绘图和计算，直观且易于调整。
78.需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
…”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
79.本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：rom、ram、磁碟或者光盘等各种可以存储程序代码的介质中。
80.最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
技术特征：1.一种芯片布图规划评估方法，其特征在于，包括：获取画布、裸片数据和集成模块数据；其中，所述裸片数据包括裸片的长和宽、管脚环的宽度、管脚开孔尺寸和数字电路利用率；所述集成模块数据包括各集成模块的名称和尺寸；基于所述裸片数据，在所述画布上呈现裸片图层组；其中，所述裸片图层组包括裸片层与管脚层，所述裸片层以预设的一个参考点为角点，根据裸片的长和宽显示裸片区域，所述管脚层以所述裸片区域的边界为外边界，根据管脚环的宽度在所述裸片区域内显示管脚环区域；基于所述集成模块数据，在所述画布上呈现各集成模块图层；获取用户输入的指令；若用户输入的指令为调整指令，则基于所述调整指令，更新所述裸片数据、所述集成模块数据以及所述画布上呈现的所述裸片图层组和各所述集成模块图层；其中，所述调整指令包括对所述裸片数据和/或所述集成模块数据进行更改或添加的指令；若用户输入的指令为评估指令，则基于所述裸片数据和所述集成模块数据，得到布图规划评估结果并输出；其中，所述布图规划评估结果包括数字电路最大允许面积和管脚最大允许数量，所述数字电路最大允许面积基于所述裸片区域内的空白区面积和所述数字电路利用率确定，所述管脚最大允许数量基于所述管脚环区域内的未占用区面积和管脚开孔尺寸确定。2.根据权利要求1所述的方法，其特征在于，所述获取裸片数据，包括：由用户输入获取所述裸片数据，或，由文件导入获取所述裸片数据；所述获取集成模块数据，包括：由用户输入获取所述集成模块数据，或，由文件导入获取所述集成模块数据。3.根据权利要求1所述的方法，其特征在于，所述集成模块数据还包括各集成模块的位置；各所述集成模块图层根据对应的集成模块的名称、尺寸和位置，在所述裸片区域内显示相应的集成模块区域。4.根据权利要求1所述的方法，其特征在于，所述布图规划评估结果还包括：裸片区域面积以及最终的裸片数据和集成模块数据；其中，最终的集成模块数据包括各集成模块的名称、尺寸和位置。5.根据权利要求1-4任一项所述的方法，其特征在于，所述裸片区域内的空白区面积通过如下方式确定：基于裸片的长和宽确定裸片区域及面积；基于管脚环的宽度及裸片区域的边界周长，确定管脚环区域及面积；令空白区等于裸片区域减去管脚环区域，计算空白区面积；基于各集成模块的尺寸及位置，确定所有集成模块区域及面积，若当前的空白区与集成模块区域有重叠，则更新空白区为无重叠的部分区域，计算更新后的空白区面积。6.根据权利要求5所述的方法，其特征在于，所述管脚环区域内的未占用区面积通过如下方式确定：
若所述管脚环区域未与集成模块区域重叠，则所述管脚环区域内的未占用区面积为所述管脚环区域的面积；若所述管脚环区域与集成模块区域有重叠，则所述管脚环区域内的未占用区面积为所述管脚环区域的面积减去重叠区的面积。7.根据权利要求1所述的方法，其特征在于，所述布图规划评估结果还包括布图示意图；所述布图示意图基于所述裸片图层组和各所述集成模块图层确定。8.一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时，实现如权利要求1-7中任一项所述的方法。9.一种存储介质，其上存储有计算机程序，其特征在于，当所述计算机程序在计算机中执行时，令计算机执行权利要求1-7中任一项所述的方法。
技术总结本发明涉及芯片制造技术领域，特别涉及一种芯片布图规划评估方法、电子设备及存储介质，其中方法包括：获取画布、裸片数据和集成模块数据；基于所述裸片数据，在所述画布上呈现裸片图层组；基于所述集成模块数据，在所述画布上呈现各集成模块图层；获取用户输入的指令，若用户输入的指令为调整指令，则基于所述调整指令，更新所述裸片数据、所述集成模块数据以及所述画布上呈现的所述裸片图层组和各所述集成模块图层；若用户输入的指令为评估指令，则基于所述裸片数据和所述集成模块数据，得到布图规划评估结果并输出。本发明能够实现快速评估芯片的布图规划，预估芯片可利用面积，以便确定可行的排布方案。以便确定可行的排布方案。以便确定可行的排布方案。
技术研发人员：崔玥
受保护的技术使用者：集睿致远（厦门）科技有限公司
技术研发日：2022.07.26
技术公布日：2022/11/1
