本申请涉及集成电路设计与应用，尤其涉及一种基于低压器件的宽电压范围io接口电路及芯片。
背景技术：
1、io接口电路(io接口即输入-input/输出-output接口，位于总线和外围设备之间)作为芯片内部的通信接口，用于设置数据的寄存、缓冲逻辑，对串行、并行等信息格式进行转换，协调中央处理器和外部设备之间信息类型和电平上的差异，调整时序差异，进行地址编译和设备选择等操作。在一些应用场景中，芯片需求的工作电压可能高于内部器件工作电压的上限值，因此，如何采用低压器件，设计出能够耐压且具有宽电压范围的io接口电路，是芯片设计亟需解决的技术问题。
2、应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
技术实现思路
1、本申请实施例提供一种基于低压器件的宽电压范围io接口电路及芯片。
2、本申请第一方面实施例提出了一种基于低压器件的宽电压范围io接口电路，包括：
3、第一电压调整模块和第二电压调整模块，所述第一电压调整模块产生用于提供电压偏置的第一电压，所述第二电压调整模块产生用于提供电压偏置的第二电压；
4、数据通信模块，所述数据通信模块与所述第一电压调整模块、所述第二电压调整模块、多个io端口及芯片内部器件连接，基于数据传输方向，调节所述第一电压及所述第二电压，在数据输入模式时，生成与所述内部器件匹配的逻辑电平。
5、本申请第二方面实施例提出了一种芯片，包括本申请第一方面实施例提出的基于低压器件的宽电压范围io接口电路。
6、本申请的实施例提供的技术方案至少带来以下有益效果：
7、通过采用数据通信模块，基于数据传输方向，调节接入的用于提供电压偏置的第一电压和用于提供电压偏置的第二电压设置方式，在数据输入模式时，生成与内部器件匹配的逻辑电平，在数据输出模式时，将内部器件的逻辑电平传输至io端口，因而在芯片设计时无需进行工艺切换，能够有效避免过电压破坏芯片内部器件，具有广泛的适用性。
8、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
1.一种基于低压器件的宽电压范围io接口电路，其特征在于，包括：
2.根据权利要求1所述的电路，其特征在于，所述第一电压大于所述第二电压，且所述第一电压和所述第二电压均小于所述安全阈值。
3.根据权利要求1或2所述的电路，其特征在于，在外部电源电压超过所述安全阈值时，调节所述第一电压及所述第二电压，使外部电源电压与所述第一电压的差值小于所述安全阈值，使外部电源电压与所述第二电压的差值小于所述安全阈值。
4.根据权利要求1所述的电路，其特征在于，所述数据通信模块包括n个输入输出单元，其中，n为大于等于1的正整数，且所述输入输出单元与io端口一一对应。
5.根据权利要求4所述的电路，其特征在于，所述输入输出单元包括数据输入支路和数据输出支路，其中，所述数据输入支路及所述数据输出支路均与io端口连接，若io端口为数据输入模式，所述数据输入支路生效，且所述数据输出支路失效，所述数据输入支路调节所述第一电压及所述第二电压，控制所述内部器件的工作电压不超过安全阈值；
6.根据权利要求5所述的电路，其特征在于，所述数据输入支路包括第一pmos管、第二pmos管、第三pmos管、第一nmos管、第二nmos管、第三nmos管及第一电平移位子单元，其中，所述第一pmos管的源极接入所述第一电压；所述第二pmos管的源极接入所述第一电压，所述第二pmos管的栅极与所述第一pmos管的漏极连接，所述第二pmos管的漏极与所述第一pmos管的栅极连接；所述第三pmos管的栅极与io端口连接，所述第三pmos管的源极与所述第二pmos管的栅极连接，所述第三pmos管的漏极接入所述第二电压；所述第三nmos管的栅极与io端口连接，所述第三nmos管的漏极接入所述第一电压；所述第二nmos管的栅极与所述第三nmos管的源极连接，所述第二nmos管的漏极与所述第二pmos管的漏极连接，所述第二nmos管的源极与参考地连接；所述第一nmos管的栅极与所述第二nmos管的漏极连接，所述第一nmos管的漏极与所述第二nmos管的栅极连接，所述第一nmos管的源极与参考地连接；所述第一电平移位子单元与所述第一nmos管的栅极，其中，通过所述第一电平移位子单元生成与所述内部器件匹配的逻辑电平。
7.根据权利要求6所述的电路，其特征在于，若io端口为数据输入模式且io端口输入高电平，基于调节所述第一电压及所述第二电压，使所述第三pmos管的源极等于外部电源电压，所述第三nmos管的源极等于所述第一电压，使所述第二pmos管的漏极和所述第二nmos管的漏极均等于低电平，通过所述第一电平移位子单元生成与所述内部器件匹配的逻辑电平；
8.根据权利要求5所述的电路，其特征在于，所述数据输出支路包括第二电平移位子单元、输出控制子单元、第四pmos管、第五pmos管、第四nmos管及第五nmos管，其中，所述第五pmos管的源极接入外部电源电压；所述第四pmos管的栅极接入所述第二电压，所述第四pmos管的源极与所述第五pmos管的漏极连接，所述第四pmos管的漏极与io端口连接；所述第四nmos管的栅极接入所述第一电压，所述第四nmos管的漏极与io端口连接；所述第五nmos管的漏极与所述第四nmos管的源极连接，所述第五nmos管的源极与参考地连接；所述第二电平移位子单元与所述第五pmos管的栅极连接；所述输出控制子单元与所述第二电平移位子单元及所述第五nmos管的栅极连接，其中，若io端口为数据输入模式，通过所述输出控制子单元关闭所述数据输出支路；若io端口为数据输出模式，通过所述输出控制子单元开启所述数据输出支路，将内部器件的逻辑电平传输至io端口。
9.根据权利要求8所述的电路，其特征在于，若io端口为数据输出模式且输出高电平，基于所述第二电平移位子单元和所述输出控制子单元的调节，使所述第五nmos管的栅极等于低电平，使所述第五pmos管的栅极等于所述第二电压；
10.一种芯片，其特征在于，包括如权利要求1-9中任一项所述的基于低压器件的宽电压范围io接口电路。
