本技术涉及芯片，尤其涉及一种芯片堆叠结构、存储器及电子设备。
背景技术：
1、公开于该背景技术部分的信息仅仅旨在加深对本公开总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成本领域技术人员所公知的现有技术。
2、为了增大存储器的存储容量，通常会在高度方向上堆叠更多的芯片，例如采用单堆叠或者双堆叠设计，单堆叠结构是将所有芯片在同一位置的高度方向上进行堆叠，双堆叠结构是将所有芯片分成至少两个芯片组，至少两个芯片组相间隔设置，且每个芯片组各自在高度方向上堆叠。然而，采用单堆叠结构，会导致芯片的堆叠高度过高，占据过多的纵向空间，而采用双堆叠结构，虽然堆叠高度降低，但是占据的横向空间较大，二者的空间利用率较低，不利于存储器的小型化设计。
技术实现思路
1、有鉴于此，本技术的目的在于提供一种芯片堆叠结构、存储器及电子设备，旨在解决芯片堆叠结构占据的空间较大，不利于存储器的小型化设计的技术问题。
2、为实现上述目的，本技术采用的技术方案如下：
3、第一方面，本技术的实施例提供了一种芯片堆叠结构，包括：
4、基板；
5、至少两个芯片组，间隔地设置于所述基板上，在每相邻两个所述芯片组中：其中一个所述芯片组包括第一芯片分组、第二芯片分组和引线上流体层，所述第一芯片分组位于所述基板和所述第二芯片分组之间，所述引线上流体层设置于所述第一芯片分组中的两个所述芯片之间或者设置于所述第一芯片分组和所述第二芯片分组之间；其中另一个所述芯片组包括第三芯片分组和第四芯片分组，所述第三芯片分组设置于所述基板和所述第四芯片分组之间；
6、其中，所述第一芯片分组中紧邻所述引线上流体层的一个所述芯片采用重布线层技术制成，并通过穿设于所述引线上流体层的第一键合线与所述第三芯片分组中位于最上层的所述芯片连接，所述第四芯片分组中位于最上层的所述芯片采用重布线层技术制成，并通过第二键合线与所述第二芯片分组中位于最下层的所述芯片连接。
7、在第一方面的其中一个实施例中，所述第一芯片分组包括呈阶梯状依次堆叠的第一芯片、第二芯片、第三芯片、第四芯片和第五芯片，所述基板、所述第一芯片、所述第二芯片、所述第三芯片、所述第四芯片和所述第五芯片通过第三键合线依次连接，所述引线上流体层设置于所述第三芯片和所述第四芯片之间，所述第三芯片采用重布线层技术制成，并通过穿设于所述引线上流体层的所述第一键合线与所述第三芯片分组中位于最上层的所述芯片连接。
8、在第一方面的其中一个实施例中，所述第二芯片分组包括呈阶梯状依次堆叠的第六芯片、第七芯片和第八芯片，所述第六芯片、所述第七芯片和所述第八芯片通过第四键合线依次连接，所述第六芯片通过所述第二键合线与所述第四芯片分组中采用重布线层技术制成的所述芯片连接。
9、在第一方面的其中一个实施例中，所述第三芯片分组包括呈阶梯状依次堆叠的第九芯片、第十芯片和第十一芯片，所述第九芯片、所述第十芯片和所述第十一芯片通过第五键合线依次连接，所述第十一芯片通过穿设于所述引线上流体层的所述第一键合线与所述第一芯片分组中采用重布线层技术制成的所述芯片连接。
10、在第一方面的其中一个实施例中，所述第四芯片分组包括呈阶梯状依次堆叠的第十二芯片、第十三芯片、第十四芯片、第十五芯片和第十六芯片，所述基板、所述第十二芯片、所述第十三芯片、所述第十四芯片、所述第十五芯片和所述第十六芯片通过第六键合线依次连接，所述第十六芯片采用重布线层技术制成，并通过所述第二键合线与所述第二芯片分组中位于最下层的所述芯片连接。
11、在第一方面的其中一个实施例中，所述第一芯片分组包括呈阶梯状依次堆叠的第一芯片、第二芯片、第三芯片和第四芯片，所述基板、所述第一芯片、所述第二芯片、所述第三芯片和所述第四芯片通过第三键合线依次连接；所述第二芯片分组包括呈阶梯状依次堆叠的第五芯片、第六芯片、第七芯片和第八芯片，所述第五芯片、所述第六芯片、所述第七芯片和所述第八芯片通过第四键合线依次连接；
12、其中，所述第五芯片通过所述第二键合线与所述第四芯片分组中采用重布线层技术制成的所述芯片连接，所述引线上流体层设置于所述第四芯片和所述第五芯片之间，所述第四芯片采用重布线层技术制成，并通过穿设于所述引线上流体层的所述第一键合线与所述第三芯片分组中位于最上层的所述芯片连接。
13、在第一方面的其中一个实施例中，所述第三芯片分组包括呈阶梯状依次堆叠的第九芯片、第十芯片、第十一芯片和第十二芯片，所述第九芯片、所述第十芯片、所述第十一芯片和所述第十二芯片通过第五键合线依次连接，所述第十二芯片通过穿设于所述引线上流体层的所述第一键合线与所述第一芯片分组中采用重布线层技术制成的所述芯片连接。
14、在第一方面的其中一个实施例中，所述第四芯片分组包括呈阶梯状依次堆叠的第十三芯片、第十四芯片、第十五芯片和第十六芯片，所述基板、所述第十三芯片、所述第十四芯片、所述第十五芯片和所述第十六芯片通过第六键合线依次连接，所述第十六芯片采用重布线层技术制成，并通过所述第二键合线与所述第二芯片分组中位于最下层的所述芯片连接。
15、在第一方面的其中一个实施例中，所述基板和所述第一芯片分组中的多个所述芯片通过第三键合线依次连接，所述第二芯片分组中的多个所述芯片通过第四键合线依次连接。
16、在第一方面的其中一个实施例中，所述第三键合线位于所述第一芯片分组远离所述第三芯片分组的一侧，所述第四键合线位于所述第二芯片分组靠近所述第四芯片分组的一侧。
17、在第一方面的其中一个实施例中，所述第三芯片分组中的多个所述芯片通过第五键合线依次连接，所述基板和所述第四芯片分组中的多个所述芯片通过第六键合线依次连接。
18、在第一方面的其中一个实施例中，所述第五键合线位于所述第三芯片分组靠近所述第一芯片分组的一侧，所述第六键合线位于所述第四芯片分组远离所述第二芯片分组的一侧。
19、第二方面，本技术的实施例提供了一种存储器，包括主板和上述任一实施例中所述的芯片堆叠结构，所述芯片堆叠结构设置于所述主板上。
20、第三方面，本技术的实施例提供了一种电子设备，包括上述实施例中所述的存储器。
21、本技术的有益效果是：
22、本技术提供的芯片堆叠结构，由于第一芯片分组中紧邻引线上流体层的一个芯片采用重布线层技术制成，并通过穿设于引线上流体层的第一键合线与第三芯片分组中位于最上层的芯片连接，在此基础上，第四芯片分组中位于最上层的芯片采用重布线层技术制成，并通过第二键合线与第二芯片分组中位于最下层的芯片连接。这样，在进行芯片堆叠的基础上，利用了fow技术和rdl技术使得每相邻两个芯片组实现互连，与单堆叠结构和双堆叠结构相比，具有更高的空间利用率，芯片堆叠所占用的空间更小，从而更有利于存储器的小型化设计。
23、为使本技术的上述目的、特征和优点能更明显和易懂，下文特举较佳实施例，并配合所附附图，做详细说明如下。
1.一种芯片堆叠结构，其特征在于，包括：
2.根据权利要求1所述的芯片堆叠结构，其特征在于，所述第一芯片分组包括呈阶梯状依次堆叠的第一芯片、第二芯片、第三芯片、第四芯片和第五芯片，所述基板、所述第一芯片、所述第二芯片、所述第三芯片、所述第四芯片和所述第五芯片通过第三键合线依次连接，所述引线上流体层设置于所述第三芯片和所述第四芯片之间，所述第三芯片采用重布线层技术制成，并通过穿设于所述引线上流体层的所述第一键合线与所述第三芯片分组中位于最上层的所述芯片连接。
3.根据权利要求2所述的芯片堆叠结构，其特征在于，所述第二芯片分组包括呈阶梯状依次堆叠的第六芯片、第七芯片和第八芯片，所述第六芯片、所述第七芯片和所述第八芯片通过第四键合线依次连接，所述第六芯片通过所述第二键合线与所述第四芯片分组中采用重布线层技术制成的所述芯片连接。
4.根据权利要求1所述的芯片堆叠结构，其特征在于，所述第三芯片分组包括呈阶梯状依次堆叠的第九芯片、第十芯片和第十一芯片，所述第九芯片、所述第十芯片和所述第十一芯片通过第五键合线依次连接，所述第十一芯片通过穿设于所述引线上流体层的所述第一键合线与所述第一芯片分组中采用重布线层技术制成的所述芯片连接。
5.根据权利要求4所述的芯片堆叠结构，其特征在于，所述第四芯片分组包括呈阶梯状依次堆叠的第十二芯片、第十三芯片、第十四芯片、第十五芯片和第十六芯片，所述基板、所述第十二芯片、所述第十三芯片、所述第十四芯片、所述第十五芯片和所述第十六芯片通过第六键合线依次连接，所述第十六芯片采用重布线层技术制成，并通过所述第二键合线与所述第二芯片分组中位于最下层的所述芯片连接。
6.根据权利要求1所述的芯片堆叠结构，其特征在于，所述第一芯片分组包括呈阶梯状依次堆叠的第一芯片、第二芯片、第三芯片和第四芯片，所述基板、所述第一芯片、所述第二芯片、所述第三芯片和所述第四芯片通过第三键合线依次连接；所述第二芯片分组包括呈阶梯状依次堆叠的第五芯片、第六芯片、第七芯片和第八芯片，所述第五芯片、所述第六芯片、所述第七芯片和所述第八芯片通过第四键合线依次连接；
7.根据权利要求1所述的芯片堆叠结构，其特征在于，所述第三芯片分组包括呈阶梯状依次堆叠的第九芯片、第十芯片、第十一芯片和第十二芯片，所述第九芯片、所述第十芯片、所述第十一芯片和所述第十二芯片通过第五键合线依次连接，所述第十二芯片通过穿设于所述引线上流体层的所述第一键合线与所述第一芯片分组中采用重布线层技术制成的所述芯片连接。
8.根据权利要求7所述的芯片堆叠结构，其特征在于，所述第四芯片分组包括呈阶梯状依次堆叠的第十三芯片、第十四芯片、第十五芯片和第十六芯片，所述基板、所述第十三芯片、所述第十四芯片、所述第十五芯片和所述第十六芯片通过第六键合线依次连接，所述第十六芯片采用重布线层技术制成，并通过所述第二键合线与所述第二芯片分组中位于最下层的所述芯片连接。
9.根据权利要求1至8中任一项所述的芯片堆叠结构，其特征在于，所述基板和所述第一芯片分组中的多个所述芯片通过第三键合线依次连接，所述第二芯片分组中的多个所述芯片通过第四键合线依次连接。
10.根据权利要求9所述的芯片堆叠结构，其特征在于，所述第三键合线位于所述第一芯片分组远离所述第三芯片分组的一侧，所述第四键合线位于所述第二芯片分组靠近所述第四芯片分组的一侧。
11.根据权利要求1至8中任一项所述的芯片堆叠结构，其特征在于，所述第三芯片分组中的多个所述芯片通过第五键合线依次连接，所述基板和所述第四芯片分组中的多个所述芯片通过第六键合线依次连接。
12.根据权利要求11所述的芯片堆叠结构，其特征在于，所述第五键合线位于所述第三芯片分组靠近所述第一芯片分组的一侧，所述第六键合线位于所述第四芯片分组远离所述第二芯片分组的一侧。
13.一种存储器，其特征在于，包括主板和权利要求1至12中任一项所述的芯片堆叠结构，所述芯片堆叠结构设置于所述主板上。
14.一种电子设备，其特征在于，包括权利要求13所述的存储器。
