本发明涉及一种具有vld(variation of lateral doping：横向变掺杂)结构的耐压区域的功率半导体器件及其制造方法。
背景技术：
1、诸如igbt(insulated gate bipolar transistor：绝缘栅双极晶体管)、mosfet(metal-oxide semiconductor field effect transistor：金属氧化物半导体场效应晶体管)等功率半导体器件需要具有能够支持高电压的能力。
2、功率半导体器件设有作为有源元件的活性区域以及围绕活性区域的边缘终端(edge termination)区域。边缘终端区域的功能是保持在活性区域与半导体装置的端部之间的基板表面产生的高电压。在功率半导体器件的边缘终端区域广泛使用场限环(fieldlimiting ring；flr)或场板(field plate；fp)结构，以支持高电压。
3、然而，利用场限环等的高耐压支持结构的缺点在于，需要相对较宽的面积。
4、作为解决这种缺点的方案，如图1所示，使用的方法是以与位于活性区域的高浓度的p传导型基区12的端部相邻的方式在边缘终端区域形成vld(variation of lateraldoping：横向变掺杂)结构的梯度掺杂区域13。
5、作为参考，在图1中，附图标记11表示n-传导型半导体基板、12表示基区、13表示梯度掺杂区域、14表示与半导体基板相比高浓度的n传导型沟道截止区域、15表示阳极电极、16表示沟道截止电极、22表示如31至35等由金属或多晶硅形成的场板、19和24分别表示绝缘膜。在图1中分开表示的耐压保持区域和端部区域可被统称为边缘终端区域。
6、参照示于图1的a-a'区间的杂质浓度分布，作为耐压区域的梯度掺杂区域13形成为与基区12相比更低浓度的p传导型杂质区域，且形成为沿着功率半导体器件的端部区域方向，杂质浓度逐渐减小的vld结构。
7、梯度掺杂区域13形成为vld结构，从而不同于场限环(flr)结构，耗尽层朝向vld区域扩张，因此，与场限环结构相比，具有能够在相对较窄的面积支持高电压的优点。
8、如图2所示，需要将边缘终端区域内的耐压保持区域分成多个区域(参照图2中的①至④)，并以彼此不同的浓度和深度形成多个p传导型杂质区域，以将梯度掺杂区域13形成为vld结构。
9、然而，为了将梯度掺杂区域13的多个区域形成为浓度和深度彼此不同的多个杂质区域，就需要按照各个不同的区域应用彼此不同的杂质浓度和彼此不同的离子注入能量，因此，需要多个光刻工艺，因此，具有耐压保持区域的形成工艺变得复杂的问题。
技术实现思路
1、技术问题
2、本发明的目的在于，提供一种具有vld结构的耐压区域的功率半导体器件及其制造方法，其制造工艺不复杂，并且能够以不增加元件的总面积的方式确保稳定的击穿电压特性。
3、本发明的目的在于，提供一种功率半导体器件及其制造方法，其能够通过简单的制造工艺在耐压保持区域形成vld结构的梯度掺杂区域。
4、本发明的其他多个目的可通过如下说明而易于理解。
5、技术方案
6、根据本发明的一实施方式，提供一种功率半导体器件的制造方法，其包括以下步骤：在所述功率半导体器件的耐压保持区域，利用locos(local oxidation of silicon：硅局部氧化隔离)工艺将形成于第一传导型半导体基板的上部的氧化膜变形为厚薄交替形状的氧化膜；以所述耐压保持区域为对象，从所述经变形的氧化膜的上部以相同的第二传导型杂质浓度和相同的注入能量向所述半导体基板注入第二传导型杂质；以及使通过所述经变形的氧化膜注入到所述半导体基板的第二传导型杂质扩散，以形成vld(variation oflateral doping：横向变掺杂)结构的梯度掺杂区域。
7、可在形成于耐压保持区域的氧化膜的上部以彼此隔开的方式沉积氮化硅层并实施locos工艺，并且，以越靠近活性区域，氮化硅层的宽度越大的方式进行沉积。
8、通过locos工艺而变形为厚薄交替形状的氧化膜中的多个隔开配置的薄区域可形成为，越靠近活性区域，薄区域的厚度越小。
9、以所述耐压保持区域为对象，当第二传导型杂质以相同的第二传导型杂质浓度和相同的注入能量注入时，基于所述经变形的氧化膜的厚度差异，以越靠近活性区域的区域，浓度越高且深度越深的方式被注入到所述半导体基板。
10、所述梯度掺杂区域可形成为，越靠近活性区域的区域，结深越深。
11、在耐压保持区域，所述氮化硅层可沉积为，在所述功率半导体器件的第一宽度方向上具有彼此不同的宽度且具有向垂直于第一宽度方向的第二宽度方向延伸的主体长度。所述氮化硅层可形成为在第二宽度方向上连续或断开的形状。
12、根据本发明的另一实施方式，提供一种功率半导体器件，其包括：第一传导型半导体基板；氧化膜，在耐压保持区域，通过locos工艺变形为厚薄交替形状并形成于所述半导体基板的上部；以及梯度掺杂区域，在耐压保持区域，与位于活性区域的边界侧的基区接触，并且以vld结构形成于所述氧化膜的下部，其中，在形成于耐压保持区域的氧化膜的上部，以越靠近活性区域氮化硅层宽度越大的方式沉积有多个氮化硅层，以便实施locos工艺，通过locos工艺而变形为厚薄交替形状的氧化膜中的多个隔开配置的薄区域形成为，越靠近活性区域，薄区域的厚度越小。
13、除了上述以外的其他实施方式、特征、优点可通过所附的附图、权利要求以及具体实施方式而变得更加清楚。
14、有益效果
15、本发明的实施例的功率半导体器件的制造工艺不复杂，并且能够以不增加元件的总面积的方式确保稳定的击穿电压特性。
16、另外，本发明的实施例的功率半导体器件的制造方法能够通过简单的制造工艺在耐压保持区域形成vld结构的梯度掺杂区域。
17、本发明能够获得的效果不限于上述的多个效果，本领域技术人员能够从以下记载清楚地理解未提及的其他的多个效果。
1.一种功率半导体器件的制造方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的功率半导体器件的制造方法，其特征在于，
3.根据权利要求2所述的功率半导体器件的制造方法，其特征在于，
4.根据权利要求3所述的功率半导体器件的制造方法，其特征在于，
5.根据权利要求4所述的功率半导体器件的制造方法，其特征在于，
6.根据权利要求2所述的功率半导体器件的制造方法，其特征在于，
7.根据权利要求6所述的功率半导体器件的制造方法，其特征在于，
8.一种功率半导体器件，其特征在于，包括：
